Architektury počítačů a procesorů



Podobné dokumenty
Strojový kód. Instrukce počítače

Pohled do nitra mikroprocesoru Josef Horálek

Princip funkce počítače

Kubatova Y36SAP procesor - control unit obvodový a mikroprogramový řadič RISC Y36SAP-control unit 1

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2


Počítač jako prostředek řízení. Struktura a organizace počítače

Systém adresace paměti

Procesor. Procesor FPU ALU. Řadič mikrokód

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Adresní mody procesoru

Architektura počítačů

Architektura počítače

Principy komunikace s adaptéry periferních zařízení (PZ)

Architektura procesorů PC shrnutí pojmů

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Hardware - komponenty počítačů Von Neumannova koncepce počítače. Von Neumannova koncepce počítače

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ /14

Struktura a architektura počítačů (BI-SAP) 7

Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

PROCESOR. Typy procesorů

Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií

Architektury CISC a RISC, uplatnění v personálních počítačích

Profilová část maturitní zkoušky 2014/2015

Jak do počítače. aneb. Co je vlastně uvnitř

NSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA

CHARAKTERISTIKA MODERNÍCH PENTIÍ. Flynnova klasifikace paralelních systémů

3. Počítačové systémy

PRINCIPY POČÍTAČŮ. Schopnost logického uvažování a rešeršní práce v prostředí Internetu.

Struktura a architektura počítačů (BI-SAP) 11

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Řízení IO přenosů DMA řadičem

Metody připojování periferií BI-MPP Přednáška 2

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant

Základní pojmy. Program: Algoritmus zapsaný v programovacím jazyce, který řeší nějaký konkrétní úkol. Jedná se o posloupnost instrukcí.

Architektura Pentia úvod

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru

C2115 Praktický úvod do superpočítání

8. Laboratoř: Aritmetika a řídicí struktury programu

MATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ

Systém řízení sběrnice

Pohled do nitra mikroprocesoru

1 Osobní počítač Obecně o počítačích Technické a programové vybavení... 4

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.

PB002 Základy informačních technologií

Procesory, mikroprocesory, procesory na FPGA O. Novák, CIE 11 1

POKROČILÉ ARCHITEKTURY POČITAČŮ KAREL TRČÁLEK, TRC045

BI-JPO (Jednotky počítače) Cvičení

VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy

Profilová část maturitní zkoušky 2015/2016

Architektury CISC a RISC, uplatnění v personálních počítačích - pokračování

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Integrovaná střední škola, Sokolnice 496

Principy počítačů I - Procesory

Z{kladní struktura počítače

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051

Výpočet v módu jádro. - přerušení (od zařízení asynchronně) - výjimky - softvérové přerušení. v důsledku událostí

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Pojem architektura je převzat z jiného oboru lidské činnosti, než počítače.

Programovací jazyk Pascal

a operačních systémů

PRINCIPY POČÍTAČŮ Metodický list číslo 1

Paměťový podsystém počítače

OPS Paralelní systémy, seznam pojmů, klasifikace

Úvod do problematiky návrhu počítačových systémů. INP 2008 FIT VUT v Brně

1. lekce. do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme:

Architektura Intel Atom

Principy počítačů I Netradiční stroje

Procesor z pohledu programátora

Data v počítači. Informační data. Logické hodnoty. Znakové hodnoty

2.8 Procesory. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu

Představení a vývoj architektur vektorových procesorů

Aritmetické operace a obvody pro jejich realizaci

Semestrální práce z předmětu Speciální číslicové systémy X31SCS

Paměť počítače. alg2 1

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování

Struktura a architektura počítačů (BI-SAP) 6

3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu.

CHARAKTERISTIKA PROCESORU PENTIUM První verze:

PROCESOR. Rozdělení procesorů

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Algoritmizace a programování

Přerušovací systém s prioritním řetězem

Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.

Ing. Igor Kopetschke TUL, NTI

V 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Charakteristika dalších verzí procesorů Pentium

Struktura a architektura počítačů (BI-SAP) 1

RISC a CISC architektura

Mezipaměti počítače. L2 cache. L3 cache

Periferní operace využívající přímý přístup do paměti

Technické prostředky počítačové techniky

Transkript:

Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní jednotky - viz. obrázek 3.1 2. struktura počítače je nezávislá na typu řešené úlohy, počítač se programuje obsahem paměti 3. instrukce a data jsou v jedné paměti 4. paměť je rozdělena do buněk stejné velikosti. Jejich pořadová čísla se používají jako adresy. Data ani instrukce nejsou explicitně označeny 5. program je tvořen posloupností elementárních příkazů (instrukcí), v nichž zpravidla není obsažena hodnota operandu (uvádí se pouze jeho adresa) program se při změně dat nemění. Instrukce se provádějí jednotlivě v pořadí, v němž jsou zapsány do paměti 6. změna provádění instrukcí se vyvolá instrukcí podmíněného nebo nepodmíněného skoku 7. pro reprezentaci instrukcí i dat se používají dvojkové signály Obrázek 3.1: Von Neumannova architektura Harvardská architektura U této architektury je paměť programů (instrukcí) oddělena od paměti dat. 31

KAPITOLA 3. ARCHITEKTURY POČÍTAČŮ A PROCESORŮ 32 3.2 Struktura jednoprocesorového počítače Pozn. Začal bych obrázkem 3.1 Von Neumannova architektura. Procesor se skládá z AJ, řadiče a registrů. AJ - aritmeticko logická jednotka AJ provádí základní logické operace a základní operace s čísly v pevné řádové čárce. Nepracuje s čísly v pohyblivé řádové čárce. Tyto operace zajišťuje buď: 1. jednotka pro práci s čísly v pohyblivé řádové čárce. Může být umístěna přímo v procesoru nebo může být realizována samostatně - koprocesor 2. operace jsou realizovány softwarově programem, tj. jsou převedeny na operace s čísly v pevné řádové čárce a provedeny v AJ Řadič Řadič načítá strojové instrukce, dekóduje je a řídí činnost procesoru při jejich provádění. Provedení instrukce spočívá v provedení celé řady dílčích operací (např. zvýšení obsahu programového čítače... ). Tyto dílčí operace se nazývají mikrooperace. Programu, který řídí činnost řadiče se říká mikroprogram. Registry Registry slouží pro ukládání mezivýsledků a informací nutných pro řízení činnosti procesoru. Slouží také jako rychlá vyrovnávací paměť. 3.3 Architektura procesorů typu CISC a RISC 3.3.1 CISC - Complex Instruction Set Computer počítače se složitým souborem instrukcí obsahují složité instrukce, kde její vyvolání způsobí provedení složité operace, nebo sled operací. Složité instrukce se zaváděly z několika důvodů: - programy zapsané těmito instrukcemi budou jednoduché, krátké, přehledné a budou obsazovat malý objem paměti - programy se budou provádět rychle, protože je třeba číst z paměti menší počet instrukcí ke vzniku rozsáhlého souboru instrukcí také přispěla snaha o zachování kompatibility směrem nahoru, tj. každý nový model počítače nějaké instrukce přidá, ale žádnou nezruší soubor instrukcí většinou obsahuje více než 200 instrukcí, které se provádějí pomocí mikroprogramu instrukce mají proměnlivý formát 3.3.2 RISC - Reduced Instruction Set Computer počítače s redukovaným počtem instrukcí mají malý počet jednoduchých instrukcí instrukce je provedena zpravidla v jednom taktu

KAPITOLA 3. ARCHITEKTURY POČÍTAČŮ A PROCESORŮ 33 používají klasický, tj. obvodový řadič pro spolupráci s hlavní pamětí se používají pouze dvě instrukce - zápis/čtení do/z paměti instrukce mají pevnou délku a pevný formát, který přesně vymezuje funkci jednotlivých bitů nebo skupin bitů v procesoru se používá velký počet registrů složitost se z technického vybavení přesouvá do kompilátoru 3.4 Operační kód, struktura instrukce, základní operace Instrukce - kódovaný příkaz k provedení operace zapsaný jako číslo. Počet číslic tvořících instrukce se nazývá délka instrukce. Operační znak - část instrukce, která určuje jaká operace se má provést Operační kód (instrukční soubor) - různým operacím jsou přiřazeny různé operační znaky Základní operace - operace, kterým jsou přiřazeny operační znaky. Nejdůležitější základní operace jsou aritmetické a logické operace. U aritmetických operací se předpokládá určitá reprezentace čísel, např. dvojková čísla v pevné řádové čárce. Je-li možné použít více reprezentací, obsahuje operační kód odpovídající počet operačních znaků. Charakter výsledků u aritmetických a logických operací se ukládá do registru příznaků. Struktura instrukce Instrukce obsahuje kromě operačního znaku zpravidla ještě adresní část. Ta určuje, s čím se má daná operace provést. Tvoří ji jedna nebo více adres (vnitřní adresy instrukce). OZ a jednoadresová instrukce OZ a 1 a 2 dvouadresová instrukce OZ a 1 a 2 a 3 tříadresová instrukce Jeden počítač může mít několik registrů-střadačů. Bývají organizovány jako adresovatelná paměť každému z nich přísluší číslo-adresa. Instrukce pak obsahuje, kromě operačního znaku a adresní části, číslo střadače: OZ s a Je také možné, že oba operandy jsou uloženy ve střadačích a výsledek se ukládá do střadače, ve kterém byl první operand instrukce obsahuje dvě čísla registrů a žádnou adresu, tj. bezadresová instrukce: OZ s 1 s 2 Operandy mohou mít pevnou délku nebo mohou být tvořeny různým počtem slabik slova proměnné délky. Je-li délka slova proměnná, musí být nějak určena. Proto se v instrukci určuje nejen adresa první slabiky operandu a 1, resp. a 2, ale také jeho délka l 1, resp. l 2 : OZ l 1 l 2 a 1 a 2 Proměnnou délku mohou mít také instrukce, např. v závislosti na počtu vnitřních adres. Délka instrukce je určena operačním znakem. 3.5 Způsoby adresace (typy adres) Efektivní adresa - adresa, která má být skutečně použita Přímá adresa - instrukce obsahuje přímo efektivní adresu (operandem, pokud má cenu o něm

KAPITOLA 3. ARCHITEKTURY POČÍTAČŮ A PROCESORŮ 34 mluvit, je její obsah) Nepřímá adresa - např. adresa druhého řádu - její obsah je efektivní adresou - viz. obrázek 3.2. Obrázek 3.2: adresa 2. řádu Aby se poznalo, o který typ adresy jde, používá se v instrukci bit, který se nazývá příznakem nepřímé adresy (0 - jedná se o přímou adresu, 1 - nepřímá adresa). Nepřímé adresy umožňují používat větší adresový prostor než délka adresy instrukce. Adresa nultého řádu (přímý operand) - není adresou, ale je přímo operandem. Operaci prováděné s přímým operandem bývá přiřazen jiný operační znak než téže operaci prováděné s operandem v paměti Indexregistry - umožňují použití adres jimi modifikovaných. Efektivní adresa se určí tak, že se adresa uvedená v instrukci sečte s obsahem určeného indexregistru. Případné přeplnění se přitom ignoruje. Pro zadání čísla indexregistru je v instrukci vyhrazen odpovídající počet bitů - jsou určeny pro práci s indexovanými proměnnými (s prvky polí) Registry báze (bázové registry) - umožňují použití bázovaných adres (adres modifikovaných registrem báze), které se vyhodnocují stejně jako adresy modifikované indexregistrem - jsou určeny ke zvětšení adresového prostoru (rozdíl oproti indexregistrům) Složené adresy (skládáné) - adresa uvedená v instrukci tvoří nižší řády efektivní adresy, vyšší řády se přebírají z nějakého registru. Tímto registrem bývá odpovídající část programového čítače Autorelativní (samorelativní) adresy - efektivní adresa se určí jako součet adresy v instrukci s obsahem programového čítače - používá se v případech, kdy je žádoucí zkrátit alespoň u některých instrukcí délku adresní části a kdy je pravděpodobné, že efektivní adresa bude dostatečně blízko instrukci

KAPITOLA 3. ARCHITEKTURY POČÍTAČŮ A PROCESORŮ 35 3.6 Přerušení, jejich typy a obsluha, maska přerušení, priority a jejich vyhodnocení Přerušení - spočívá v tom, že se přestane provádět původní sekvence instrukcí a začne se provádět jiná sekvence, které se říká rutina přerušení a začíná na určené adrese - přerušovací adresa. Přerušení tedy připomíná skok na přerušovací adresu. Při přerušení se ukládají informace o přerušeném programu a informace, které blíže specifikují přerušení - data přerušení. Tyto informace charakterizují stav, v němž se program nacházel před přerušením a dovolují (poté, co je přerušení zpracováno) pokračovat v programu. Typy přerušení: Programové přerušení - příčinou přerušení je chyba v programu (přeplnění, dělení nulou apod.) Technické přerušení - přerušení je způsobené technickou příčinou (výpadek napájení... ) Přerušení V/V - přerušení způsobená perfierním zařízením. Reprezentují informaci o tom, že nějaké zařízení V/V změnilo podstatným způsobem svůj stav Vnější přerušení - jsou způsobena příchodem signálů na speciální, tzv. přerušovací vstupy procesoru. Na tyto vstrupy se obvykle přivádějí zvenčí požadavky na komunikaci s jiným zařízením Instrukční přerušení - přerušení způsobené k tomu určenou instrukcí (INT). Jedná se vlastně o rafinovanou formu volání podprogramu Současný vznik dvou nebo více příčin přerušení je možný. Příčinám, které mohou vzniknout současně se přidělí různé priority. Vznikne-li současně více příčin přerušení, obslouží se ta, která má větší prioritu. Jednoúrovňové přerušení - nejde přerušit rutinu přerušení Víceúrovňové přerušení - opak jednoúrovňového. Zde je třeba zabránit tomu, aby přerušení způsobila příčina, která má nižší prioritu. Maska přerušení - je registr, kde každému jeho bitu je přiřazena jedna nebo více příčin přerušení. Příčiny přerušení, které jsou přiřazeny nulovým bitům masky jsou zamaskovány. Některé příčiny přerušení nemusí být přiřazeny žádnému bitu masky jsou stále odmaskovány. Masku přerušení lze nastavovat pomocí příslušné instrukce. Tato instrukce se může použít jako první instrukce rutiny přerušení a zamaskovat tak všechna přerušení.