Principy počítačů I - Procesory
|
|
- Zdeňka Machová
- před 7 lety
- Počet zobrazení:
Transkript
1 Principy počítačů I - Procesory snímek 1 VJJ Principy počítačů Část V Procesory 1 snímek 2 Struktura procesoru musí umožnit změnu stavu stroje v libovolném kroku uvolnění nebo znemožnění pohybu dat po datových cestách ŘÍZENÍ POMOCÍ INSTRUKCÍ VJJ 2 snímek 3 Realizace procesoru technologie výstavby procesoru - obvykle elektronické prvky u číslicových počítačů vychází z realizace logických funkcí elektronickými prvky a jejich propojováním VJJ 3
2 snímek 4 Charakteristika logických prvků logické vlastnosti - odpovídají realizovaným logickým funkcím fyzikální vlastnosti - měřitelné fyzikální veličiny realizace (parametry logického prvku) statické parametry (např. počet vstupů prvku) dynamickými parametry (např. zpoždění signálu mezi vstupem a výstupem) VJJ 4 snímek 5 Skupiny logických prvků kombinační logika (hradla) - obvodové řešení logické funce AND (logický součin), OR (logický součet)... sekvenční logika (klopné obvody) - výstup závislý na vstupech a vnitřním stavu obvodu klopný obvod RS, D, JK... VJJ 5 snímek 6 Realizace kombinační logiky (1) Ux1 Ux1 R1 Ux2 R Ux U1 Uy Uy Realizace logické funkce pomocí relé VJJ 6
3 snímek 7 A B A B A Základní kombinační obvody Y A AND A B Y NAND A B Y A Y 0 1 A B Y A B Y VJJ 7 A B A B OR A + B A B Y Y Y OR A + B NOR A + B EXCL-OR A B A B Y A B Y A B Y snímek 8 Realizace kombinační logiky (2) X NOT AND X Y P S OR S AND Y NOT P AND Polosečítací obvod realizovaný z logických hradel VJJ 8 snímek 9 R S Realizace sekvenční logiky (1) O Ō VJJ 9 tn tn+1 S R On On Tabulka přechodů Realizace klopného obvodu RS z hradel kombinační logiky
4 snímek 10 Realizace sekvenční logiky (2) složitější klopné obvody "D" - zápis s náběžnou hranou hodinového pulsu "JK" - záznam nové hodnoty se sestupnou hranou hodinového pulsu latch - průchozí paměťový obvod... VJJ 10 snímek 11 Sestavy kombinačních obvodů kodéry a dekodéry multiplexery a demultiplexery polosečítačky (vícebitové) úplné sčítačky, generátory přenosů aritmeticko-logické jednotky... VJJ 11 snímek 12 Sestavy sekvenčních obvodů registry - uchování zapsané informace čítače - počítání pulsů, které přijdou na spouštěcí vstup (dekadické, binární...) posuvné registry - posouvají uloženou informaci (bity) paměti - uchovají uloženou informaci za definovaných podmínek... VJJ 12
5 Clock T0 T1 T2 T3 snímek 13 Generování impulsů pro časování Pro časování obvodů procesoru je třeba generovat definované posloupnosti impulsů, které určují v jakých okamžicích budou aktivní jednotlivé části procesoru. T 0 T 1 T 2 T 3 VJJ 13 snímek 14 Řadič Direktivní řadič - působí vždy stejně a nezávisle na průběhu řízeného děje. Stavový diagram - graf přechodů mezi stavy direktivního řadiče bude vždy lineární řetězec Zpětnovazební řadič - obecnější forma uspořádání. Na jeho vstup mohou přicházet signály o stavu ovládaných prostředků - posloupnost řídících signálů je závislá na ději ovládaných obvodech. VJJ 14 snímek 15 Start Direktivní řadič řídící vodiče n Hodiny přičti Dekodovací logika posuň Čítač VJJ 15 ulož Stavový diagram posuň Příklad funkce v daném stavu
6 snímek 16 Zpětnovazební řadič kombinační obvody řadiče signály o stavu ovládaných obvodů řídící signály vnější kombinační signály obvody ovládané řadiče obvody paměť vnitřního stavu řadiče vnější řízení VJJ 16 snímek 17 Jednoadresový procesor Adresa Vstup dat Hlavní paměť Adresový vstup do paměti Výstup dat Volba vstupu Instrukční kód Instrukční dekodér Aritmeticko logická jednotka Řídící signály Programový čítač Zápis Akumulátor Nulování VJJ 17 Adresa Řízení Krok programového čítače Zapsání hodnoty do programového čítače Zápis instrukce snímek 18 Vznik mikroprogramování Složitost a náročnost pevné logiky tvořící jádro řadiče procesoru omezovala jeho flexibilitu a zvyšovala cenu. hostitelský počítač - jednodušší a rychlejší, řízen zvláštním programem hluboko pod úrovní asembleru, využívá plně zdrojů hardwaru cílový počítač - poskytuje programátorovi očekávané vlastnosti, instrukce na cílovém počítači spustí odpovídající instrukční sekvenci na hostitelském počítači. VJJ 18
7 snímek 19 Mikroprogramování Systematický postup, který za pomoci překladače mikroprogramů vytvoří binární obsah řídicí paměti, která je základem mikroprogramovaného řídicího obvodu. VJJ 19 snímek 20 Obecné schéma mikrořadiče Paměť mikroprogramu Datové obvody procesoru (registry, ALU apod.) AR mikroinstrukce Logika výběru adresy Podmínkové signály mikroinstrukce Registr instrukce VJJ 20 snímek 21 Wilkinsovo schéma mikrořadiče Vnější adresy CMAR Adresový Řídící paměť ROM registr paměti mikroinstrukcí Dekodér binární na 1 z n P Přepínač řízený Řídící signály vnějšími podmínkami VJJ 21
8 snímek 22 Formáty mikroinstrukcí jednotlivá pole mikroinstrukce reprezentují vstupní operandy operace aritmeticko-logické jednotky cílovou adresu pro výsledek operace adresu příští mikroinstrukce podle způsobu kódování rozlišujeme horizontální mikroprogramování vertikální mikroprogramování nanoprogramování VJJ 22 snímek 23 Horizontální mikroprogramování I/O Pam ALU BusA BusB = 26 bitů Řídící bity mikroprogramu Fáze Výstup Čtení z paměti řídícího mikroprogramu signálu Fáze Výstup řídícího signálu Čas VJJ 23 snímek 24 Vertikální mikroprogramování I/O Pam ALU BusA BusB = 18 bitů Kódovaná pole mikroprogramu Výstupy Fáze řídících signálů Čtení z paměti mikroprogramu Fáze Výstup řídícího signálu Čas VJJ 24
9 v k k snímek 25 Řídící bity n log2 k Nanoprogramování Mikropaměť Mikropaměť Adresa příští mikroinstrukce Adresa nanoinstrukce Adresa příští mikroinstrukce log2 v log2 k S k ( n log k t = + 2 ) Nanopaměť n S n = k(log2 v + log2 k) + nv VJJ 25 snímek 26 Virtuální procesor Bus S MA MD IA ID S1 Hlavní paměť P G MAR MDR R1 Displej Klávesnice R IOAR W IODR R2 CS AL -1. CS INC +1 IC Řídící signály hradel Mikroinstrukční řadič VJJ 26 Σ A INC +0 AD S2 Akumulátor AC S3 Programový LC R3 čítač Adresa S4 operandu IN Bus R snímek 27 Fáze instrukce LOAD Fetch - vyzdvižení instrukce 1. [PC] R3, S3, MA [MAR], G [MDR]; 2. R1, IN [instrukční registr]; 3. [PC] R3, AL, INC, <sumátor> A [Akumulátor]; 4. [Akumulátor] S2, LC [PC]; Execute - provedení instrukce (rozdělení na dekódování a provedení) [instrukční registr] S4, MA [MAR], G [MDR], R1, AC [Akumulátor] VJJ 27
10 snímek 28 E-fáze Provedení (EXECUTE) Instrukční cyklus Vyzvednutí (FETCH) I-fáze Dekódování (DECODE) VJJ 28 snímek 29 Registry v hostitelském procesoru Posloupnost instrukcí Dekódování instrukcí Programový čítač Registr instrukce + délka instrukce + vzdálenost skoku kód instrukce obsah polí instrukce VJJ 29 snímek 30 Zrychlení jednotlivých fází Zrychlení I-fáze: zrychlení spolupráce s hlavní pamětí vytvořením stupňů a paralelismů ve fázi čtení instrukce a její přípravy na zpracování Zrychlení E-fáze: rozdělení zpracování instrukce do nezávislých stupňů zavedením predikčních mechanismů VJJ 30
11 snímek 31 Procesory s proudovým zpracováním Podmínky proudového zpracování: systém opakovaně provádí základní funkci základní funkce je dělitelná do nezávislých kroků složitost jednotlivých kroků je přibližně stejná VJJ 31 snímek 32 Gantovy diagramy (1) (1) (2) (3) (4) (5) t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 Zpracování dvou instrukcí bez překrytí VJJ 32 snímek 33 (1) Gantovy diagramy (2) (2) (3) (4) (4) t0 t1 t2 t3 t4 t5 Překrývání instrukcí při zpracování n. d A = n + d VJJ 33
12 snímek 34 Čtení instrukce Zpracování instrukce I-fáze Analýza instrukce Kalkulace adres operandů Paměť VJJ 34 Čtení operandů E-fáze Provedení instrukce snímek 35 Příklad závislostí při zpracování Sčítání dvou čísel v pohyblivé řádové čárce Konflikt zdrojů (R1) Bubliny (R2) R2 = R0 + R1 R2 = R0 + R1 R4 = R3 + R1 R4 = R2 + R1!!! Závislost řízení!!! VJJ 35 snímek 36 Vektorové procesory Procesor zpracuje celý vektor jedinou instrukcí. Délka vektoru je uložena ve zvláštním registru. DO 10 I=1,N A(I) = B(I)+C(I) CONTINUE Linka proudového zpracování dat Vektorizující kompilátor VJJ 36
13 snímek 37 Vektorové instrukce pro stejný počet operací se dekóduje méně instrukcí lince proudového zpracování je předloženo předem známé množství dat, tedy i dodávka dat pro linku může být plynulá rychlost zpracování je silně závislá na paměťovém systému VJJ 37 snímek 38 Typy vektorových procesorů - podle přístupu k operandům - paměť-paměť - operandy jsou vyzdviženy z paměti, předány do funkční jednotky a opět ukládány do paměti registr-registr - operandy jsou nejdříve uloženy do sady vektorových registrů odkud jsou vybírány a kam jsou ukládány výsledky (startovací čas) VJJ 38 snímek 39 V0 V1 V2 V3 V4 Řetězení vektorů V2 = V0 + V1 V4 = V2 + V3 V2 V0 * V1 V4 V2 * V3 Lze snadno realizovat v organizaci registr-registr VJJ 39 *
14 snímek 40 Superskalární procesory Skalární procesory, které však mohou vykonávat více než jednu instrukci v každém cyklu jednotka pro vyzvednutí instrukcí, která akceptuje více než jednu instrukci v daném časovém okamžiku dekódovací logika schopná rozhodnout, zda-li vyzdvižené instrukce jsou vzájemně nezávislé a je možno je provádět současně dostatečný počet exekučních jednotek VJJ 40 snímek 41 Superskalární stroj nevyžaduje kompilátor, který bude vektorizovat program kompilátor pro superskalární procesor musí správně alokovat zdroje a rozvrhovat operace je flexibilnější a snadno aplikovatelný ve větší šíři aplikací než vektorové zpracování VJJ 41 snímek 42 Přerovnání instrukcí (1) Stroj má řešit program za těchto podmínek: program obsahuje dvě aritmetické instrukce stroj používá proudové zpracování a metodu LOAD/STORE: instrukce jsou pomocí operace LOAD vkládány do registrů zápis výsledků zpět do paměti je prováděn zvláštní instrukcí STORE VJJ 42
15 snímek 43 Přerovnání instrukcí (2) Procesor pracuje s proudovým zpracováním instrukcí a používá sedm stupňů: F vyzdvižení instrukce z paměti D dekódování instrukce I rezervace zdrojů - registrů E exekutivní část 1 E exekutivní část 2 E exekutivní část 3 W uložení výsledků operace do paměti. VJJ 43 snímek 44 Přerovnání instrukcí (3) R1=Mem(Y) F D I E E E W.. R2=Mem(Z) F D I E E E W.. R3=R1+R2 F D I E E E W. Mem(X)=R3 F D I E E E W. R4=Mem(B) F D I E E E W. R5=Mem(C) F D I E E E W. R6=R4*R5 F D I E E E W Mem(A)=R6 F D I E E E W --- Instrukce před uspořádáním --- VJJ 44 snímek 45 Přerovnání instrukcí (4) R1=Mem(Y) F D I E E E W. R2=Mem(Z) F D I E E E W. R4=Mem(B) F D I E E E W. R5=Mem(C) F D I E E E W. R3=R1+R2 F D - I E E E W R6=R4*R5 F D - - I E E E W Mem(X)=R3 F - - D - I E E E W Mem(A)=R6 F - - D - - I E E E W --- Instrukce po uspořádání --- VJJ 45
16 snímek 46 Optimalizace instrukcí skoku Největší problém při proudovém zpracování instrukcí jsou nekonzistence v programu - skoky Optimalizace instrukcí skoku Predikce skoku Zpoždění instrukce skoku VJJ 46
Pohled do nitra mikroprocesoru Josef Horálek
Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická
VíceSEKVENČNÍ LOGICKÉ OBVODY
Sekvenční logický obvod je elektronický obvod složený z logických členů. Sekvenční obvod se skládá ze dvou částí kombinační a paměťové. Abychom mohli určit hodnotu výstupní proměnné, je potřeba u sekvenčních
VícePrincip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
VíceČinnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
VíceZáklady informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2
Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy
VícePočítač jako prostředek řízení. Struktura a organizace počítače
Řídicí počítače - pro řízení technologických procesů. Specielní přídavná zařízení - I/O, přerušovací systém, reálný čas, Č/A a A/Č převodníky a j. s obsluhou - operátorské periferie bez obsluhy - operátorský
VíceArchitektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Digitální
VíceŘízení IO přenosů DMA řadičem
Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována
VíceČíselné vyjádření hodnoty. Kolik váží hrouda zlata?
Čísla a logika Číselné vyjádření hodnoty Au Kolik váží hrouda zlata? Dekadické vážení Když přidám osmé závaží g, váha se převáží => závaží zase odeberu a začnu přidávat závaží x menší 7 závaží g 2 závaží
VíceArchitektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics 2/36 Digitální
VíceProcesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru
Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction
VíceJako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.
Model procesoru Jedná se o blokové schéma složené z registrů, paměti RAM, programového čítače, instrukčního registru, sčítačky a řídicí jednotky, které jsou propojeny sběrnicemi. Tento model má dva stavy:
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceArchitektury počítačů a procesorů
Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní
VíceNSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA
Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA Literatura W.Stallings: Computer Organization & Architecture J.L.Hennessy, P.A.Patterson: Patterson: Computer Architecture: a Quantitative Approach
VíceZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14
ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv
VíceProfilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VíceZpůsoby realizace této funkce:
KOMBINAČNÍ LOGICKÉ OBVODY U těchto obvodů je výstup určen jen výhradně kombinací vstupních veličin. Hodnoty výstupních veličin nezávisejí na předcházejícím stavu logického obvodu, což znamená, že kombinační
VíceTechniky zvýšení výkonnosti procesoru, RISC a CISC procesory
Techniky zvýšení výkonnosti procesoru, RISC a CISC procesory Kategorizace architektur počítačů Co popisuje architektura počítačů: (CPU = ALU + řadič + paměť + Vstupy/Výstupy) Subskalární architektura (von
Více4. Elektronické logické členy. Elektronické obvody pro logické členy
4. Elektronické logické členy Kombinační a sekvenční logické funkce a logické členy Elektronické obvody pro logické členy Polovodičové paměti 1 Kombinační logické obvody Způsoby zápisu logických funkcí:
Více3. Sekvenční logické obvody
3. Sekvenční logické obvody 3. Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou 3. Sekvenční logické obvody příklad sekv.o. Příklad sledování polohy vozíku
VíceOVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ
OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ Odlišnosti silových a ovládacích obvodů Logické funkce ovládacích obvodů Přístrojová realizace logických funkcí Programátory pro řízení procesů Akční členy ovládacích
VíceSběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
VíceKOMBINAČNÍ LOGICKÉ OBVODY
Projekt: Inovace oboru Mechatronik pro Zlínský kraj Registrační číslo: CZ.1.07/1.1.08/03.0009 KOMBINAČNÍ LOGICKÉ OBVODY U těchto obvodů je vstup určen jen výhradně kombinací vstupních veličin. Hodnoty
VíceArchitektura počítačů Implementace procesoru
Architektura počítačů Implementace procesoru http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematcs and physics Ukázková
VíceGymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr
VíceArchitektury CISC a RISC, uplatnění v personálních počítačích
Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur
VíceKubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
Více1 z 16 11.5.2009 11:33 Test: "CIT_04_SLO_30z50" Otázka č. 1 U Mooreova automatu závisí okamžitý výstup Odpověď A: na okamžitém stavu pamětí Odpověď B: na minulém stavu pamětí Odpověď C: na okamžitém stavu
VíceProfilová část maturitní zkoušky 2015/2016
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VíceStrojový kód. Instrukce počítače
Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska
Více5. Sekvenční logické obvody
5. Sekvenční logické obvody 3. Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou 3. Sekvenční logické obvody - příklad asynchronního sekvenčního obvodu 3.
VíceLOGICKÉ SYSTÉMY PRO ŘÍZENÍ
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická LOGICKÉ SYSTÉMY PRO ŘÍZENÍ Doc. Ing. Jiří Bayer, CSc Dr.Ing. Zdeněk Hanzálek Ing. Richard Šusta 2000 Vydavatelství ČVUT Předmluva Skriptum
VíceASYNCHRONNÍ ČÍTAČE Použité zdroje:
ASYNCHRONNÍ ČÍTAČE Použité zdroje: Antošová, A., Davídek, V.: Číslicová technika, KOPP, České Budějovice 2007 http://www.edunet.souepl.cz www.sse-lipniknb.cz http://www.dmaster.wz.cz www.spszl.cz http://mikroelektro.utb.cz
VíceArchitektura procesorů PC shrnutí pojmů
Architektura procesorů PC shrnutí pojmů 1 Co je to superskalární architektura? Minimálně dvě fronty instrukcí. Provádění instrukcí je možné iniciovat současně, instrukce se pak provádějí paralelně. Realizovatelné
VíceArchitektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
VíceY36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač
Y36SAP 27 Y36SAP-4 Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač 27-Kubátová Y36SAP-Logické obvody typické Často používané funkce Majorita:
VíceStruktura a architektura počítačů (BI-SAP) 7
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VíceVÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy
VÝUKOVÝ MATERIÁL Identifikační údaje školy Číslo projektu Název projektu Číslo a název šablony Autor Tematická oblast Číslo a název materiálu Anotace Vyšší odborná škola a Střední škola, Varnsdorf, příspěvková
VíceStruktura a architektura počítačů (BI-SAP) 4
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 4 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VíceLOGICKÉ ŘÍZENÍ. Matematický základ logického řízení
Měřicí a řídicí technika bakalářské studium - přednášky LS 28/9 LOGICKÉ ŘÍZENÍ matematický základ logického řízení kombinační logické řízení sekvenční logické řízení programovatelné logické automaty Matematický
VícePROGRAMOVATELNÉ LOGICKÉ OBVODY
PROGRAMOVATELNÉ LOGICKÉ OBVODY (PROGRAMMABLE LOGIC DEVICE PLD) Programovatelné logické obvody jsou číslicové obvody, jejichž logická funkce může být programována uživatelem. Výhody: snížení počtu integrovaných
VíceNávrh čítače jako automatu
ávrh čítače jako automatu Domovská URL dokumentu: http://dce.felk.cvut.cz/lsy/cviceni/pdf/citacavrh.pdf Obsah ÁVRH ČÍTAČE JAO AUTOMATU.... SYCHROÍ A ASYCHROÍ AUTOMAT... 2.a. Výstupy automatu mohou být
VíceŘadiče. INP 2008 FIT VUT v Brně
Řadiče INP 2008 FIT VUT v Brně 1 Hlavní funkce řadiče interpretace instrukcí dekódování a provedení krokování instrukcí vytváření toku instrukcí řízení systémových procesů přerušení, obsluha RVP cache,
VíceBDIO - Digitální obvody
BIO - igitální obvody Ústav Úloha č. 6 Ústav mikroelektroniky ekvenční logika klopné obvody,, JK, T, posuvný registr tudent Cíle ozdíl mezi kombinačními a sekvenčními logickými obvody. Objasnit principy
VíceLogické funkce a obvody, zobrazení výstupů
Logické funkce a obvody, zobrazení výstupů Digitální obvody (na rozdíl od analogových) využívají jen dvě napěťové úrovně, vyjádřené stavy logické nuly a logické jedničky. Je na nich založeno hodně elektronických
VíceObsah DÍL 1. Předmluva 11
DÍL 1 Předmluva 11 KAPITOLA 1 1 Minulost a současnost automatizace 13 1.1 Vybrané základní pojmy 14 1.2 Účel a důvody automatizace 21 1.3 Automatizace a kybernetika 23 Kontrolní otázky 25 Literatura 26
VíceCISC A RISC PROCESORY Jak pracují procesory CISC:
Cíl přednášky Seznámit se s charakteristickými rysy architektur CISC a RISC. Ukázat, jak tyto rysy postupně pronikaly do architektur procesorů Intel. Ukázat, jak se vyvíjely principy zřetězeného zpracování.
VíceOperace ALU. INP 2008 FIT VUT v Brně
Operace ALU INP 2008 FIT VUT v Brně 1 Princip ALU (FX) Požadavky: Logické operace Sčítání (v doplňkovém kódu) Posuvy/rotace Násobení ělení B A not AN OR XOR + Y 1) Implementace logických operací je zřejmá
VíceSekvenční logické obvody
Název a adresa školy: Střední škola průmyslová a umělecká, Opava, příspěvková organizace, Praskova 399/8, Opava, 746 01 Název operačního programu: OP Vzdělávání pro konkurenceschopnost, oblast podpory
VíceProcesor z pohledu programátora
Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér
VíceBI-JPO (Jednotky počítače) Cvičení
BI-JPO (Jednotky počítače) Cvičení Ing. Pavel Kubalík, Ph.D., 2010 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální fond Praha & EU: Investujeme
VíceProjekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.
Projekt Pospolu Sekvenční logické obvody Klopné obvody Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych. Rozlišujeme základní druhy klopných sekvenčních obvodů: Klopný obvod
VíceProgramování. řídících systémů v reálném čase. Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí
Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí Studijní text pro 3. a 4. ročníky technických oborů Programování řídících systémů v reálném čase Verze: 1.11
VíceArchitektura Intel Atom
Architektura Intel Atom Štěpán Sojka 5. prosince 2008 1 Úvod Hlavní rysem Atomu je podpora platformy x86, která umožňuje spouštět a běžně používat řadu let vyvíjené aplikace, na které jsou uživatelé zvyklí
VíceStrojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
Vícea operačních systémů
NSWI2 2/2 ZS Principy počítačů a operačních systémů INSTRUKCE Kdybych nařídil generálovi, aby létal od květině ke květině a on by rozkaz neprovedl, nebyla by to chyba generálova, ale moje. král asteroidu
VícePrincipy komunikace s adaptéry periferních zařízení (PZ)
Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.
VíceVY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno
Číslo projektu Číslo materiálu Název školy Autor Tematická oblast Ročník CZ.1.07/1.5.00/34.0581 VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola
VíceProvádění instrukcí. procesorem. Základní model
procesorem 1 Základní model Kód programu (instrukce) a data jsou uloženy ve vnější paměti. Procesor musí nejprve z paměti přečíst instrukci. Při provedení instrukce podle potřeby čte nebo zapisuje data
VíceÚvod do informačních technologií
Úvod do informačních technologií přednášky Jan Outrata září prosinec 2009 (aktualizace září prosinec 2012) Jan Outrata (KI UP) Úvod do informačních technologií září prosinec 2012 1 / 58 Binární logika
VíceMATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ
MATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ 1) INFORMACE VE VÝPOČETNÍ TECHNICE 3 2) POČÍTAČOVÉ ARCHITEKTURY, POČÍTAČ JAKO ČÍSLICOVÝ STROJ 3 3) SIGNÁLY 3
VíceJak do počítače. aneb. Co je vlastně uvnitř
Jak do počítače aneb Co je vlastně uvnitř Po odkrytí svrchních desek uvidíme... Von Neumannovo schéma Řadič ALU Vstupně/výstupní zař. Operační paměť Počítač je zařízení, které vstupní údaje transformuje
VíceProcesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
VíceZákladní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.
Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící
VíceSekvenční logické obvody
Sekvenční logické obvody Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou Sekvenční obvody - paměťové členy, klopné obvody flip-flop Asynchronní klopné obvody
VíceZákladní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VíceStruktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VíceTypy a použití klopných obvodů
Typy a použití klopných obvodů Klopné obvody s hodinovým vstupem mění svůj stav, pokud hodinový vstup má hodnotu =. Přidáním invertoru před hodinový vstup je lze upravit tak, že budou měnit svůj stav tehdy,
Více1 z 9 9.6.2008 13:27
1 z 9 9.6.2008 13:27 Test: "TVY_KLO" Otázka č. 1 Převodníku je: kombinační logický obvod, který převádí jeden binární kód do druhého Odpověď B: obvod, pomocí kterého můžeme převádět číslo z jedné soustavy
Více35POS 2006. Počítačové systémy. 8 Mnohaúrovňová organizace počítače 1
35POS 2006 Počítačové systémy 8 Mnohaúrovňová organizace počítače 1 1 Mnohaúrovňová organizace počítače Strojový jazyk počítače - množ. jedn. instr. - do ní převést prog. pro výkon -úroveň L1 - abeceda
VíceKlopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač
FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač (Řídící elektronika BREB) Autoři textu: doc. Dr. Ing. Miroslav
VíceLOGICKÉ ŘÍZENÍ. Matematický základ logického řízení. N Měřicí a řídicí technika 2012/2013. Logické proměnné
N4444 Měřicí a řídicí technika 22/23 LOGICKÉ ŘÍZENÍ matematický základ logického řízení kombinační logické řízení sekvenční logické řízení programovatelné logické automat Matematický základ logického řízení
VíceDalší aspekty architektur CISC a RISC Aktuálnost obsahu registru
Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat
VíceEvropský sociální fond Praha & EU: Investujeme do vaší budoucnosti
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 7 ČASOVÁNÍ A SYNCHRONIZACE TECHNICKÉHO VYBAVENÍ doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních
VíceSimulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011 Jiří Douša, katedra číslicového návrhu (K18103), České vysoké učení technické
VícePředstavení a vývoj architektur vektorových procesorů
Představení a vývoj architektur vektorových procesorů Drong Lukáš Dro098 1 Obsah Úvod 3 Historie, současnost 3 Architektura 4 - pipelining 4 - Operace scatter a gather 4 - vektorové registry 4 - Řetězení
VíceStruktura a architektura počítačů
Struktura a architektura počítačů Alfanumerické kódy Řadič procesoru CISC, RISC Pipelining České vysoké učení technické Fakulta elektrotechnická Ver 1.20 J. Zděnek 2014 Alfanumerické kódy Kódování zobrazitelných
VíceRegistry a čítače část 2
Registry a čítače část 2 Vypracoval SOU Ohradní Vladimír Jelínek Aktualizace září 2012 Úvod Registry a čítače jsou častým stavebním blokem v číslicových systémech. Jsou založeny na funkci synchronních
VíceTechnická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.
Akademický rok 2016/2017 Připravil: adim Farana Technická kybernetika Klopné obvody, sekvenční funkční diagramy, programovatelné logické automaty 2 Obsah Klopné obvody:. D. JK. Použití klopných obvodů.
Více... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu
Předmět Ústav Úloha č. 10 BDIO - Digitální obvody Ústav mikroelektroniky Komplexní příklad - návrh řídicí logiky pro jednoduchý nápojový automat, kombinační + sekvenční logika (stavové automaty) Student
VíceČíslicové obvody základní pojmy
Číslicové obvody základní pojmy V číslicové technice se pracuje s fyzikálními veličinami, které lze popsat při určité míře zjednodušení dvěma stavy. Logické stavy binární proměnné nabývají dvou stavů:
Více11. Logické analyzátory. 12. Metodika měření s logickým analyzátorem
+P12 11. Logické analyzátory Základní srovnání logického analyzátoru a číslicového osciloskopu Logický analyzátor blokové schéma, princip funkce Časová analýza, glitch mód a transitional timing, chyba
VíceVstupně - výstupní moduly
Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní
VíceÚvod do informačních technologií
Úvod do informačních technologií Jan Outrata KATEDRA INFORMATIKY UNIVERZITA PALACKÉHO V OLOMOUCI přednášky Binární logika Jan Outrata (Univerzita Palackého v Olomouci) Úvod do informačních technologií
VíceSystém řízení sběrnice
Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou
Více18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry
18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry Digitální voltmetry Základním obvodem digitálních voltmetrů je A/D
VíceMikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
VíceArchitektura Pentia úvod
Architektura Pentia úvod 1 Co je to superskalární architektura? Minimálně dvě fronty instrukcí. Provádění instrukcí je možné iniciovat současně, instrukce se pak provádějí paralelně. Realizovatelné jak
VíceKonečný automat. Studium chování dynam. Systémů s diskrétním parametrem číslic. Počítae, nervové sys, jazyky...
Konečný automat. Syntéza kombinačních a sekvenčních logických obvodů. Sekvenční obvody asynchronní, synchronní a pulzní. Logické řízení technologických procesů, zápis algoritmů a formulace cílů řízení.
VíceZákladní pojmy. Program: Algoritmus zapsaný v programovacím jazyce, který řeší nějaký konkrétní úkol. Jedná se o posloupnost instrukcí.
Základní pojmy IT, číselné soustavy, logické funkce Základní pojmy Počítač: Stroj na zpracování informací Informace: 1. data, která se strojově zpracovávají 2. vše co nám nebo něčemu podává (popř. předává)
VíceAkademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:
Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:
VíceKoncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.
p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru
VícePřednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
Více2.9 Čítače. 2.9.1 Úkol měření:
2.9 Čítače 2.9.1 Úkol měření: 1. Zapište si použité přístroje 2. Ověřte časový diagram asynchronního binárního čítače 7493 3. Ověřte zkrácení početního cyklu čítače 7493 4. Zapojte binární čítač ve funkci
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant
Projekt: ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ Téma: MEIII - 1.5 Paměti konstant Obor: Mechanik elektronik Ročník: 3. Zpracoval(a): Jiří Kolář Střední průmyslová škola Uherský Brod, 2010 Projekt je spolufinancován
VíceAssembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz
Assembler RISC T.Mainzer, kiv.zcu.cz RISC RISC, neboli Reduced Instruction Set Computer - koncepce procesorů s redukovaným souborem instrukcí (vs. CISC, neboli Complex Instruction Set Computer, "bohatý"
Více