PROGRAMOVATELNÉ LOGICKÉ OBVODY

Transkript

1 PROGRAMOVATELNÉ LOGICKÉ OBVODY (PROGRAMMABLE LOGIC DEVICE PLD) Programovatelné logické obvody jsou číslicové obvody, jejichž logická funkce může být programována uživatelem. Výhody: snížení počtu integrovaných obvodů snížení pracnosti výroby zvýšení spolehlivosti možnost snadné modifikace funkce obvodu ilozofie programovatelných polí: jakoukoliv logickou funkci lze vyjádřit jako součet součinů booleovských proměnných. Programovatelné logické pole jsou vyrobeny z kombinace hradla AND hradla OR propojovací pole invertory a klopné obvody Programovatelné spínače vytvářejí pole, která propojují hradla a klopné obvody a tím umožňují implementovat požadovanou logickou funkci. Vstupní vývody Vstupní blok Programovatelná zpětná vazba Propojovací pole Pole hradel AND Propojovací pole Pole hradel OR Výstupní blok Výstupní vývody Architektura programovatelného logického pole

2 PLD OBVODY TYPU PAMĚTÍ PROM Obvod PROM - matice paměťových buněk řádky - adresovatelné vstupními signály datové sloupce - výstupní signály Obvody PROM obsahují: neprogramovatelné propojovací pole hradel AND programovatelné pole hradel OR Použití: tabulky kódů generátory znaků stavové automaty vstupy A0 A A2 pevné pole AND (adresový dekodér) A3 D0 programovatelné pole OR D D2 VÝSTUPY 2

3 OBVODY PAL (PROGRAMMABLE ARRAY LOGIC) Obvody PAL obsahují: programovatelné propojovací pole hradel AND pevné pole hradel OR Obvody PAL se od sebe odlišují: počtem vstupů a výstupů konfigurací výstupu: pevný invertovaný s třístavovým budičem na výstupu registr nebo klop. obvod programovatelné pole hradel AND A0 VSTUPY A A2 A3 pevné pole hradel OR D0 D VÝSTUPY D2 D3 3

4 OBVODY PLA (IELD PROGRAMABLE LOGIC ARRAY) Obvody obsahují: programovatelné pole hradel AND programovatelné pole hradel OR Obvody PAL: vstupní signály v přímém i invertovaném stavu vyšší univerzálnost složitější struktura vyšší cena A0 programovatelné pole hradel AND VSTUPY A A2 A3 programovatelné pole hradel OR D0 D D2 VÝSTUPY D3 4

5 OBVODY TYPU GAL (GENERIC ARRAY LOGIC) elektricky reprogramovatelné unipolární obvody rychlost srovnatelná s bipolárními obvody menší spotřeba Struktura: programovatelné pole hradel AND pevné pole hradel OR výstup hradla OR s makrobuňkou OLM (Output Logic Macrocell) Makrobuňka OLM - univerzální programovatelný výstupní obvod pevné pole hradel OR a hradlo OR klopný obvod čtyři multiplexery adresované vstupy A C0 a A C pro nastavení I/O jako:! definovaný vstup! kombinační výstup! kombinační výstup se zpětnou vazbou! výstup s pamětí a zpětnou vazbou. CK OE U CC T S M U A C0 A C(n) OD POLE RADEL AND 0 O M U D Q Q 0 O M U I/O(n) ZPĚTNÁ VAZBA OR(n) M U A C0 A C(n) A C(m) Z VÝSTUPU SOUSEDNÍO STUPNĚ(m) CK OE 5

6 OBVODY PGA (IELD PROGRAMABLE GATE ARRAY) Obvody PGA programovatelná logické pole s jednoduchými funkčními bloky firmy ilinx možnost reprogramování obsahují až hradel a až 2560 klopných obvodů taktovací frekvence až 20 Mz matice kovových propojovacích vodičů - propojují jednotlivé bloky Modulární struktura - programovatelné logické bloky CLB (Configurable Logoc Block) - programovatelné vstupní a výstupní bloky IOB (Input/Output Block) - programovatelné spojovací trasy PI (Programmable Interconnect) Blok CLB umožňuje realizaci: - dvou nezávislých libovolných booleovských funkcí 4 proměnných nebo - jednu funkci 5 proměnných nebo - jednu funkci 4 proměnných společně s jednou funkcí 5 proměnných či - jednu funkci až 9 proměnných C C2 C3 C4 DIN S/R EC S/R G4 G3 G2 G LOGICKÁ UNKCE G - G4 G DIN G SD D Q EC RD YQ LOGICKÁ UNKCE G, a G Y K (hodiny) LOGICKÁ UNKCE G - G4 DIN G S/R SD D Q EC RD Q 6

7 Blok IOB vytváří rozhranní mezi bloky CLB a externími vývody obvodu každému vývodu obvodu je určen právě jeden blok IOB, řídí přenos signálu daným vývodem - může být nakonfigurován jako vstupní výstupní obousměrný Vstupy do matice I a I 2 jsou přivedeny na vstupní registr, který může být nakonfigurován jako klopný obvod překlápěný hranou signálu nebo jako transparentní záchytný registr (latch). Výstupní signál může vycházet z vývodu obvodu přímo, nebo může být před výstupem uložen v klopném obvodu. Pro řízení výstupu je možné použít signál OE (output enable), který může výstup nastavovat do režimu vysoké impedance nebo výstup povolovat. Nastavení sledovací rychlosti Programování zdvihacích a snižovacích R U CC OE výstup hodiny výstupu D klopný obvod/ střadač Q Výstupní zesilovač (budič) Vstupní zesilovač (budič) vývod I I 2 hodiny vstupu Q klopný obvod/ střadač D nastavení zpoždění Blokové schéma IOB 7

8 Programovatelné spojovací trasy PI (Programmable Interconnect) Realizují vnitřní propojení kovovými segmenty s programovatelnými spínači a umožňují požadovaná propojení bloků CLB a IOB. Existují 3 základní typy propojení s odlišnou délkou: - jednotkové délky (single lenght) - dvojnásobné délky (double lenght) - dlouhé spoje (long lines) Jednotkové spoje jsou spoje procházející propojovacími maticemi, vytvářejí síť horizontálních a vertikálních vodičů. Propojovací matice jsou tvořeny maticemi programovatelných spínačů. Dvojnásobné spoje procházejí přes propojovací matice každého druhého bloku CLB. Umožňují realizaci středně dlouhých propojení. Dlouhé spoje vytvářejí samostatnou pravoúhlou síť na celé ploše čipu. Speciální skupina vertikálních spojů je určena pro šíření hodinových signálů. nebo pro přenos signálů s požadavky na vysokou rychlost přenosu. 8

9 VÝVOJOVÉ SYSTÉMY PRO PLD OBVODY Vývojové systémy pro PLD obvody umožňují definovat návrh číslicového systému v různých formách: booleovské rovnice nejrozšířenější způsob specifikace návrhu. unkce číslicového systému je popsána soustavou booleovských rovnic v součtovém tvaru. pravdivostní tabulky seznam všech kombinací hodnot vstupních logických proměnných a jim odpovídajících hodnot výstupních logických funkcí. síťové seznamy grafické schéma zapojení vznikne mimo vývojový systém, síťový seznam je potom textovým popisem uvedeného schématu, jeho symbolů a jejich propojení. průběhy signálů hodnoty vstupních signálů a výstupní logické funkce jsou definovány grafem průběhu těchto signálů v závislosti na čase. schémata zapojení pomocí vhodného grafického editoru se nakreslí schéma požadovaného zapojení. Pro základní logické funkce jsou definovány grafické symboly, které jsou součástí rozsáhlých knihoven. stavové diagramy při návrhu sekvenčních obvodů definujeme chování cílového automatu popisem stavů a definici přechodů mezi nimi. Některé systémy umožňují i grafický popis. Vývojové systémy pro PLD obvody umožňují dále : funkční simulaci testování v reálném běhu 9