Logické analyzátory a další přístroje pro diagnostiku číslicových obvodů

Transkript

1 Logické analyzátory a další přístroje pro diagnostiku číslicových obvodů 1. Logické analyzátory V posledních desetiletích se v měřicí technice, automatickém řízení i ve spotřební elektronice využívá mnoho číslicových zařízení. Často je v přístroji použit jeden nebo několik mikroprocesorů. Mikropočítačové a logické systémy používají velkých množství spojovacích vodičů (např. mezi vývody mikroprocesoru, pamětí dat a programu a vstupními a výstupními porty). Spojovací vodiče jsou často fyzicky rozděleny do tří základních skupin, zvaných sběrnice (angl. bus) - řídicí sběrnice, adresová sběrnice a datová sběrnice. Hledání poruch v takových složitých systémech je obtížné, protože je nutno sledovat současně větší počet signálů, než umožňuje osciloskop. V číslicových a logických systémech ale většinou stačí rozlišovat pouze dvě logické úrovně: H a L. Skutečné velikosti napětí často nejsou důležité, jde o sledování časování (délek a vzájemných posuvů a překrytí pulsů v systému) a posloupností logických stavů (např. příkazů programu) na sběrnicích. K tomuto účelu byla vyvinuta zvláštní kategorie přístrojů nazvaných logické analyzátory. Logický analyzátor (LA) je zařízení s mnoha vstupy, které potom, co je spuštěno spouštěcím signálem, si pamatuje posloupnost logických stavů řady číslicových signálů (logických 0 a 1). Jeho uživatel získá záznam logických stavů na monitorovaných vodičích v určitém časovém úseku před, po nebo částečně před a částečně po příchodu spouštěcího signálu. Sledované signály umožňuje LA zobrazit řadou způsobů: jako upravený časový průběh (pseudo-u(t)), jako posloupnost binárních, oktalových, dekadických nebo hexadecimálních čísel nebo mnemonických kódů, případně jako body tzv. mapy. Ačkoliv se nazývají "analyzátory", jednodušší verze těchto přístrojů neprovádějí analýzu - jejich úkolem je pouze zachytit a zobrazit logické úrovně ve zvolených časových okamžicích na zvolených vodičích a vyjádřit je jedním z výše uvedených zobrazení. Moderní logické analyzátory umožňují určitou analýzu - např. statistickou analýzu určitých segmentů programu zaznamenáním počtu průchodů určitou smyčkou programu. Základní aplikace logických analyzátorů je v diagnostice číslicových systémů, zejména mikroprocesorových systémů, kde je často potřeba sledovat provádění řady sekvenčních operací. Správnou volbou podmínek generování spouštěcího signálu je možno zajistit zapamatování libovolné části logické sekvence. Počet logických slov, která lze zapamatovat, je určen velikostí paměti analyzátoru. Číslicové systémy pracují se vzorkovaným signálem, čili s informací diskrétní v čase. Logické slovo je množina logických hodnot signálů v okamžiku vzorkování. Celý číslicový systém je řízen (taktován) krystalovým oscilátorem, nazývaným obvykle číslicové hodiny. Jedny takové hodiny jsou ve zkoumaném zařízení a druhé jsou uvnitř logického analyzátoru. Logické analyzátory umožňují monitorovat aktivitu na vybrané sběrnici s taktováním pomocí některého signálu zkoumaného zařízení, často hodinového signálu tohoto zařízení (angl. external clock), nebo pomocí vlastních vnitřních hodin (angl. internal clock). Před měřením musí být moderní LA naprogramován (např. přidělena jména jednotlivým skupinám vstupních vodičů, zvolena vzorkovací frekvence, zvolen druh zobrazení měřených hodnot, nadefinovány podmínky pro generování spouštěcího signálu apod) Základní parametry a blokové schéma logického analyzátoru Základní parametry logického analyzátoru jsou: -počet vstupních kanálů -hloubka paměti na kanál -maximální vzorkovací frekvence. Nejstarší logické analyzátory měly pouze 8 vstupních kanálů, paměť 256 slov a jejich vzorkovací frekvence byla pouze 10 MHz. Dnešní logické analyzátory mohou mít např. až 192 vstupních kanálů (používají se i modulární konstrukce umožňující rozšiřovat počet kanálů po 16), vzorkovací frekvence až 500 MHz. Paměť je často rekonfigurovatelná (rozdělitelná mezi použité kanály; čím^enší počet kanálů, tím větší paměť na kanál). Standardně bývá 4 kb/kanál, ale jsou vyráběny i analyzátory s pamětí několik MB/kanál. Princip základní části jednoduchého N-kanálového logického analyzátoru LA uvádí obr.1. Obvod nastavení prahové úrovně NPÚ umožňuje uživateli zvolit prahovou úroveň, nad kterou je úroveň signálu považována za H apod ní za L. Pro obvody TTL tato úroveň může být 1,4 V, jiné úrovně se volí volbou jiného typu logických obvodů přepínačem na panelu přístroje. NK jsou napěťové komparátory, GZ je generátor zobrazení, ZJ zobrazovací jednotka, ČK je číslicový komparátor, LSO jsou logické a spouštěcí obvody, ŘP je signál řízení paměti a IH jsou interní hodiny. Pro v obrázku znázorněné polohy přepínačů P1 a P2 je činnost LA obdobou činnosti osciloskopu s číslicovou pamětí s tím, že AČP v jednotlivých kanálech osciloskopu jsou nahrazeny napěťovými 1 / 6

2 komparátory. LA používají stejně jako osciloskopy s číslicovou pamětí paměť typu FIFO. Po připojení analyzátoru k monitorovaným vodičům a zvolení režimu LA dojde k průběžnému plnění paměti LA a po jejím naplnění k přepisování jejího obsahu. V okamžiku příchodu spouštěcího signálu (v okamžiku tzv. spouštěcího bodu SB (obr.2)) se bud' ihned nebo po stanoveném zpoždění zastaví plnění paměti a její obsah je možno prohlížet na displeji LA. Spouštěcí bod (angl. trigger point) může být nastaven na začátek zaznamenaného bloku dat (tzv. režim post-trigger, normální režim), na konec nebo někam dovnitř zaznamenaného bloku dat (pre-trigger režim, záznam před spuštěním nebo se záporným zpožděním). Je také možno zaznamenat celý blok dat až po zvoleném zpoždění, zadaném buď počtem hodinových Obr.1: Princip jednoduchého n-kanálového logického analyzátoru taktů, nebo počtem opakování spouštěcích bodů (viz obr.2). Je tedy možno využít stejných režimů volby zobrazeného úseku jako u osciloskopu s číslicovou pamětí. Stoprocentní "záporné zpoždění" p zachytí a zobrazí celý obsah paměti k (obr.2a) před spouštěcím bodem SB. Volba menšího než stoprocentního záporného zpoždění vede k zachycení a zobrazení p Obr.2: Možnosti volby počátku zapamatovaného a zobrazeného úseku dat u LA logických slov před okamžikem SB a k-p slov po SB (obr.2b). Obr.2c odpovídá volbě p = 0, kdy celý zobrazený blok začal plnit paměť LA právě v okamžiku SB. Obr.2d odpovídá zpožděnému režimu - zachycený a zobrazený blok dat začal až po zpoždění d po spouštěcím bodu SB. Logický analyzátor není schopen zjišťovat, zda úroveň vstupního signálu není v zakázaném pásmu pro určitý typ logického obvodu. Skutečnou úroveň napětí umožňuje určit osciloskop Spouštění logických analyzátorů Spouštění logických analyzátorů je obdobou spouštění osciloskopů s číslicovou pamětí v režimu "pattern triggering", přičemž analyzátory používají pro spouštění větší počet vstupních kanálů. Spouštění umožňuje uživateli vybrat si, kterou část vstupní posloupnosti dat chce uchovat pro pozdější prohlédnutí. Informace je uchovávána ve formě bloků, jejichž délka je určena hloubkou paměti na kanál. V základním spouštěcím režimu spouštěcí blok analyzátoru trvale porovnává bity vstupujích dat s předvoleným spouštěcím slovem (např. skupinou osmi nebo šestnácti bitů zvolených uživatelem). Odpovídá vnitřnímu spouštění v obr.1. Spouštěcí slovo se volí hodnotami jeho jednotlivých bitů, přičemž každý bit spouštěcího slova může mít předvolenou hodnotu 1, 0 a X (X znamená, že na hodnotě tohoto bitu nezáleží - podmínka spuštění je splněna pro logickou nulu i jedničku na pozici tohoto bitu). Dnes se spouštěcí slovo volí softwarově - užitím klávesnice a myši. Zpožděné režimy spouštění umožňují volbu taktového zpoždění (angl. clock delay), zpoždění o zvolený počet spouštěcích bodů (angl. event delay) nebo kombinaci obou zpoždění. Taktové zpoždění umožňuje spuštění analyzátoru po příchodu předvoleného počtu vstupních slov následujících po splnění spouštěcí podmínky. "Event delay" umožňuje zpoždění analyzátoru o předvolený počet spouštěcích bodů po splnění spouštěcí podmínky. (Předvolený počet splnění zvolené kombinace spouštěcího slova a kvalifikátorů je ignorován.) Tento režim zpoždění je užitečný zejména pro hledání poruch po zvoleném počtu průchodů smyčkou programu. Kombinování obou způsobů zpožděného spouštění umožňuje spustit analyzátor kdekoliv ve vstupní posloupnosti dat. Umožňuje také záznam dat před dosažením spouštěcího bodu (záporné zpoždění, pretrigger mode, viz obr.2a). Poznámka: Moderní analyzátory užívají jeden nebo několik kvalifikátorových vstupů, aby rozšířily možnosti volby spouštěcího bodu. Údaje z kvalifikátorových vstupů jsou kombinovány se spouštěcím slovem a určují splnění požadavků na generování spouštěcího signálu. Pro jejich kombinování je možno používat různých funkcí kombinační logiky (např. logický součin nebo logický součet, negace apod). Data v kvalifikátorových řádcích nejsou zapamatována v paměti. Je-li např. kvalifikátorový vstup připojen 2 / 6

3 ke vstupu "zápis" paměti, dojde ke generování spouštěcího signálu pouze tehdy, je-li vodič "zápis" na zvolené logické úrovni a současně je na vstupu analyzátoru zvolené spouštěcí slovo. Některé moderní analyzátory umožňují ještě složitější spouštěcí režimy. Spouštěcí sekce těchto analyzátorů mohou využívat i podmínky typy IF..THEN a IF..THEN..ELSE, známé z vyšších programovacích jazyků počítačů, a časově závislé kvalifikátory. Kromě toho umožňují spouštění pro předvolené délky pulsů na vstupu, jako osciloskopy Zobrazení dat a taktování u logických analyzátorů Nejstarší logické analyzátory zobrazovaly zapamatovaná data po jednom slově pomocí zobrazovačů ze světlo-emitujících diod (LED) nebo tekutých krystalů (LCD), společně s adresou paměti, na které byla data uložena. Moderní logické analyzátory používají obrazovkové rastrové zobrazovače obdobné zobrazovačům počítačů a schopné zobrazit současně několik slov. Rychlost, se kterou jsou v paměti logického analyzátoru zapamatovávána data, je určena tzv. hodinovým (nebo taktovacím) obvodem. Dva základní druhy zobrazení dat jsou časový diagram (angl. timing diagram) a seznam (angl. list). Znázorňuje je obr.3. Zobrazení časový digram připomíná obrázek mnohakanálového osciloskopu s číslicovou pamětí. Někdy je nazýváno "pseudo u(t)". Průběhy zde ale nabývají pouze dvou úrovní Obr.3: Dva základní druhy zobrazení užívané logickými analyzátory: a) časový diagram; tečkovaná čára označuje spouštěcí slovo b) seznam (angl list ); zobrazení je binární a hexadecimální a přechody jsou ideálně pravoúhlé. Zobrazení "list" znázorňuje posloupnost dat na sběrnicích formou binárních, oktalových, dekadických nebo hexadecimálních čísel nebo jako symboly ASCII. Binární tvar je vhodný zejména pro sledování množin bitů řídicích signálů, ASCII nebo hexadecimální tvar je vhodnější pro sledování běhu programu. Data na stínítku se posouvají podle toho, jak se mění adresy paměti. V obou zobrazeních bývá zvýrazněno spouštěcí slovo. Některé analyzátory umožňují také zobrazení v režimu tzv. mapy. Jde o skupinu bodů na čtvercovém displeji. Každý bod odpovídá jedné skupině analyzovaných bitů pro určitý časový okamžik. Souřadnice tohoto bodu jsou určeny první a druhou polovinou analyzovaného slova (skupiny bitů) Dva základní režimy analyzátoru Analyzátor může pracovat ve dvou základních režimech. První základní režim analyzátoru využívá vnitřních hodin. Tyto hodiny generují signál s vysokou frekvencí, obvykle stovky MHz. Logický analyzátor v tomto případě pracuje v režimu logické časové analýzy (nebo v režimu rychlého asynchronního vzorkování, angl. logic timing analysis, LTA). Obvykle je možno volit z několika vzorkovacích rychlostí. V tomto režimu se využívá zobrazovací režim časový diagram (viz obr.3a). Protože se používá vysoká vzorkovací frekvence, je dosaženo vysokého časového rozlišení (rovného v nejhorším případě jednomu vzorkovacímu intervalu). Proto je možno měřit časové posuvy jednotlivých signálů a jejich hran a je možno zobrazit krátké náhodně se vyskytující rušivé pulsy. Režim LTA je tedy důležitý hlavně pro kontrolu časových relací řídicích signálů. Poznámka: Některé LA umožňují v tomto režimu využít tzv. přechodové časování (angl. transitional timing), aby se ušetřila paměť analyzátoru. Pak nejsou data zaznamenávána v pravidelných časových intervalech, ale pouze pokud se mění logická úroveň mezi posledním a následujícím vzorkem signálu. Je zaznamenám také čas (nebo pořadové číslo vzorku), při kterém k tomuto přechodu došlo. Tak je možno ušetřit paměť analyzátoru při využití maximálního časového rozlišení. Druhým základním režimem analyzátoru je režim logické stavové analýzy (angl. logic statě analysis, LSA). Zde se využívá vnějších hodin. Je možno zvolit ukládání dat na náběžné nebo sestupné hraně vnějšího hodinového signálu. "Vnější hodinový signál" přitom nemusí být nutně hodinový signál proměřovaného zařízení - lze použít libovolný jiný vhodný signál tohoto zařízení. (Např. pro sledování aktivity na sběrnici IEEE 488 některého měřícího systému pomocí logického analyzátoru je možno jako vnější hodinový signál zvolit signál DAV z trojice signálů pro řízení komunikace na této sběrnici). V režimu LSA se používá zejména zobrazení "list", je ale možno použít i "časový diagram". Protože v tomto případě je frekvence hodin nižší, krátké pulsy vyskytující se občas během hodinového intervalu v tomto režimu nejsou zachyceny. Většina moderních analyzátorů má speciální obvod umožňující indikování přítomnosti krátkého rušivého pulsu (kratšího než 10 ns a obvykle delšího než asi 3 ns, angl. 3 / 6

4 Obr.4: Ukázka krátkého rušivého pulsu RP na vstupu LA mezi okamžiky vzorkování vstupního signálu glitch) během taktu. Přítomnost takového pulsu (obr.4) je indikována např. zvýrazněním náběžné hrany signálu v následujícím taktu na odpovídajícím kanálu. Rozdíl mezi oběma základními režimy logického analyzátoru je znázorněn na obr.5 pro zobrazení časový diagram. Řádky v tomto obrázku mají následující význam: a: vstupní napětí na prvém vstupu analyzátoru; b: vstupní napětí ria druhém vstupu analyzátoru; c: hodinový signál pro synchronní vzorkování (vzorky se odebírají na sestupné hraně tohoto signálu); d: první kanál synchronně vzorkován; e: druhý kanál synchronně vzorkován; f: hodinový signál pro asynchronní vzorkování; g: první kanál asynchronně vzorkován; h: druhý kanál asynchronně vzorkován. Z obr.5 je vidět, že časová analýza umožňuje detekování krátkých rušivých pulsů a měření rozdílů v časování signálů. Obr.5: Demonstrace rozdílů mezi synchronním vzorkováním (LSA) a asynchronním vzorkováním (LTA); v obou případech je použito zobrazení "časový diagram" 1.4. Některé další možnosti moderních logických analyzátorů Moderní logické analyzátory obsahují jeden nebo více mikroprocesorů a jsou vybaveny volitelným příslušenstvím pro odstraňování poruch v mikroprocesorových systémech. Jde o disasemblovací software (zobrazovací postprocesor zvaný "inverzní asembler") a tzv. předprocesor (angl. preprocessor) - svorkovnice s paticí pro konkrétní mikroprocesorový obvod s výstupními konektory umožňujícími snadné připojení skupin vstupních signálů do logického analyzátoru. Tyto vstupy jsou obvykle připojovány ve skupinách po osmi vodičích (pomocí tzv. podh). Impedance na jednotlivých vstupech sond logického analyzátoru je obvykle odpor 100 kq paralelně s kapacitou 28 pf. Předprocesor umožňuje snadné připojení logického analyzátoru k cílovému systému obsahujícímu konkrétní mikroprocesor. Inversní asembler se užívá v režimu LSA a převádí skupiny bitů na vybraných vodičích (kód instrukce programu) na mnemonické symboly asembleru daného mikroprocesoru. Zobrazení na displeji logického analyzátoru tak může být přímo srovnáno s původním výpisem asembleru zkoumaného mikroprocesoru a tak mohou být nalezeny chyby v programu. V technických datech analyzátoru je uvedeno, pro které typy mikroprocesorů jsou k disposici předprocesory a inversní asembler; některé současné analyzátory umožňují takto diagnostikovat desítky mikroprocesorů různých výrobců a typů. Nastavení analyzátoru před měřením (angl. setup) zahrnuje volbu kanálů, označení skupin dat jmény (angl. labels) a definování spouštěcích podmínek. Uchování tohoto nastavení pro určitý typ měření v permanentní paměti podstatně zvyšuje produktivitu práce s analyzátorem. K tomu se často využívá disketové jednotky. Disketová jednotka současně umožňuje přenos naměřených dat do počítače. Tam mohou být zpracovány standardními grafickými programy, tabulkovými procesory nebo databázovými programy. Z nich lze získat grafické výstupy. Tomuto způsobu se dnes začíná dávat přednost před výstupem analyzátoru na tiskárnu nebo plotr. Moderní logické analyzátory umožňují nejen zachycení a prohlížení dat, ale též kreslení histogramů aktivity, užití vyhledávacích funkcí a disasemblování strojového kódu konkrétních mikroprocesorů. Jejich spouštěcí podmínky se nastavují v spouštěcím menu, umožňujícím nastavení a zobrazení spouštěcího slova, volbu vstupních sond, kvalifikátorů a obou typů zpoždění. (Histogramy aktivity ukazují počty výskytů zvolených jevů během provádění určitých segmentů programu, např. počet průchodů vybranou smyčkou programu.) Moderní logické analyzátory mohou spolupracovat s osciloskopem, nebo jsou dokonce s osciloskopem přímo kombinovány. Osciloskop může být spouštěn analyzátorem a naopak. Osciloskop umožňuje detailnější zkoumání vybraných vstupních signálů, protože zobrazuje skutečný průběh hran a napěťových úrovní. Některé moderní logické analyzátory mohou být pomocí programu rozděleny na dvě části, z nichž jedna pracuje v režimu LTA a druhá v režimu LSA. Je možné vzájemné zpoždění obou částí a tzv. časově korelované zobrazení, kdy je táž část posloupnosti dat zobrazena současně oběma způsoby a při prohlížení dat se kurzor v obrázku LTA posouvá současně s kurzorem ve výpisu v LSA. 4 / 6

5 2. Další přístroje pro hledání poruch v číslicových obvodech Kromě logických analyzátorů, které jsou drahé a složité, existuje řada jednoduchých zařízení pro hledání chyb v číslicových obvodech. Jsou to logická sonda, logický klips, logický pulsní generátor a logický komparátor. Logická sonda (angl. logic probe) je lehké ruční zařízení sloužící ke zkoumání logických úrovní v číslicových obvodech. Pomocí LED diod indikuje logické úrovně H a L. Skutečné napěťové úrovně odpovídající H a L se volí přepínačem podle zvoleného typu logických obvodů (obvykle DTL/TTL nebo CMOS). Vstupní odpor sondy bývá 1 MQ. Některé sondy mohou iáciikovat i mezilehlé úrovně, jako výstupní napětí na otevřeném kolektoru bez připojeného rezistoru nebo odpojený vstup hradla TTL. Logické sondy jsou velmi užitečné pro detekování krátkých pulsů s dlouhými mezerami, které je obtížné zachytit analogovými osciloskopy. Jsou-li přepnuty do paměťového režimu, indikátor sondy se rozsvítí, pokud se v místě, kam je připojen hrot sondy, vyskytne krátký, jinak nepozorovatelný puls (např. 10 ns dlouhý rušivý puls). Kladné napájecí napětí a zem pro sondu obvykle poskytuje proměřovaný obvod. Některé sondy mají kromě optické i akustickou indikaci. Logický klips (logická svorka) má rozevíratelnou čelist, kterou je možno nasadit na integrované obvody v pouzdrech DIL s až 16 vývody. 16 diod LED rozmístěných obdobně jako vývody pouzdra zkoušeného integrovaného obvodu indikuje logické stavy na jednotlivých vývodech - svítící diody indikují stav H, nesvítící stav L. Logický klips nepotřebuje zdroj energie, napájení bere ze zkoušeného obvodu. Jeho vstupy jsou konstruovány tak, aby bylo minimalizováno zatížení zkoušeného obvodu. Logický komparátor zařízení pro testování logických obvodů srovnáním zkoušeného a dobrého obvodu téhož typu. Nasune se na napájený zkoušený obvod TTL nebo DTL, zapojený v obvodu, a detekuje funkční poruchy. Zkoušený obvod je porovnáván s dobrým obvodem zasunutým do komparátoru. Každý rozdíl v logických stavech obou obvodů je indikován diodou LED. Jsou detekovány i velmi krátkodobé rozdíly stavů (např. každý rozdíl delší než 300 ns je indikován světelným pulsem delším než 100 ms). Jednotlivé vývody jsou identifikovány jako vstupy nebo výstupy pomocí miniaturních přepínačů. Logický pulsní generátor (angl. logic pulsor) slouží jako zdroj signálu pro zkoušení logických obvodů. Pulsy je možno injektovat během činnosti obvodu - není nutno odpojovat integrované obvody. Dotkneme-li se hrotem generátoru určitého bodu a zmáčkneme tlačítko puls, jsou všechny obvody připojené k tomuto bodu na krátkou dobu přepnuty do opačného logického stavu (z úrovně L do H, případně z H do L, nezávisle na tom, jde-li o vstupy nebo výstupy číslicových obvodů). Pulsor tak umožňuje vnutit zvolenou logickou úroveň do vybraného místa obvodu. Je-li ve stavu vypnut (angl. ofj), je výstupní impedance tohoto generátoru vysoká, takže činnost obvodů, kterých se dotýká hrot, není ovlivněna. Některé logické pulsní generátory negenerují pouze jediný puls, ale mohou generovat trvalou posloupnost pulsů s frekvencí např. 1,10 nebo 100 Hz, nebo skupiny pulsů (angl. burst), např. 10 nebo 100 pulsů. Příznakový analyzátor (angl. signatuře analyzer) je užitečný pro detekování vadného bloku číslicového zařízení. Využívá k tomu srovnání posloupnosti dat v určitém uzlu zkoumaného zařízení, ke kterému je způsobem předepsaným v manuálu přístroje připojen příznakový analyzátor, s posloupností dat v tomtéž uzlu správně fúngujícího zařízení. Hledání chyb je tak redukováno na sledování průběhu signálu a srovnávání naměřených příznaků s příznaky uvedenými v manuálu zkoumaného zařízení nebo s příznaky uloženými v počítači. Příznak je čtyřmístné číslo složené ze znaků 0-9, A, C, F, H, P, U a generované pro blok dat příznakovým analyzátorem. Přesněji řečeno jde o zbytek po binárním dělení vstupního polynomu (tvořeného posloupností binárních znaků ve zkoumaném místě obvodu mezi signály START a STOP) referenčním polynomem. Tento referenční polynom je šestnáctibitový a je zvolen tak, aby bylo detekováno co nej větší množství chyb. Každá chyba v zařízení připojeném k proměřovanému uzlu změní posloupnost dat a způsobí chybný příznak. Takto je detekováno 100 % jednobitových chyb a 99,98 % vícebitových chyb. Příznakové analyzátory jsou použitelné pro různé druhy logiky, např. TTL, CMOS a ECL. Ke vstupům příznakového analyzátoru se připojují signály START, STOP, CLOCK (hodiny) a signál ve zkoumaném bodě obvodu. K ověření správnosti funkce zkoumaného blokuje nutný servisní manuál k přístroji, kde je uvedeno, jaký příznak odpovídá správné funkci bloku. Při zjištění odchylného příznaku je možno určit vadný blok nebo obvod. Obsluha příznakového analyzátoru nevyžaduje prakticky žádnou kvalifikaci. Spočívá pouze v připojování analyzátoru do předepsaných míst obvodu a porovnávání zjištěných příznaků s příznaky z manuálu přístroje. Příznakové analyzátory jsou použitelné pouze pro hledání chyb v logických synchronních obvodech, řízených hodinami ve zkoumaném obvodu. 5 / 6

6 3. Analýza a hledání chyb v číslicových obvodech - souhrn Logické analyzátory a příznakové analyzátory jsou velmi vhodné nástroje pro hledání poruch ve složitých systémech, zejména v systémech obsahujících mikroprocesor. Logické analyzátory v režimu LTA se používají pro ověřování časování řídicích signálů; v režimu LSA se používají pro sledování posloupností logických signálů na sběrnici nebo pro sledování běhu programu v počítačových systémech. Logické sondy, logické pulsní generátory, logické klipsy a logické komparátory jsou užitečné pro kontrolu funkce jednotlivých integrovaných obvodů bez jejich vyjímání ze zkoušeného obvodu. Osciloskopy (analogové nebo číslicové) se používají pro zobrazení skutečného tvaru měřeného signálu, čili pro sledování skutečných úrovní napětí a strmostí hran pulsů. 6 / 6