ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Rozměr: px

Začít zobrazení ze stránky:

Download "ASYNCHRONNÍ ČÍTAČE Použité zdroje:"

Vlasta Bílková
před 7 lety
Počet zobrazení:

1 ASYNCHRONNÍ ČÍTAČE Použité zdroje: Antošová, A., Davídek, V.: Číslicová technika, KOPP, České Budějovice Zpracoval: Ing. Bc. Miloslav Otýpka

2 Čítače slouží k zaznamenání velkého množství dějů, které nastanou za delší dobu, nebo které následují velmi rychle za sebou. Původně mechanické čítače byly nahrazeny čítači ryze elektronickými, realizovanými z klopných obvodů. Elektronické čítače jsou podstatně výkonnější, snadno aplikovatelné pomocí moderních číslicových obvodů a pracující s kmitočtem až desítek MHz. Elektronické čítače jsou sekvenční logické obvody složené z klopných obvodů a logických členů. Princip čítače spočívá v jejich schopnosti sečíst počet impulsů, na výstupu je indikovat, nejčastěji v binárním nebo BCD kódu a současně tento počet uložit do paměti. Dělení elektronických čítačů: 1. Podle použitého kódu binární = dvojkové desítkové - BCD 1 2. Podle způsobu spouštění (asynchronní, synchronní) 3. Pode směru čítání vzestupné (nahoru, vpřed) - inkrementování, zvětšení obsahu čítače o 1 při příchodu čítacího impulsu sestupné (dolů, vzad) - dekrementování, zmenšení obsahu čítače o 1 při příchodu čítacího impulsu vratné (reverzibilní) - při příchodu čítacího impulsu se obsah čítače zvětší o 1 (zmenší o 1) podle řídícího signálu, kterým je nastaven požadovaný řídící režim čítače Asynchronní čítače 1 Kód BCD (Binary Coded Decimal) je nejčastěji používaný kód na reprezentaci desítkových čísel. Každá desítková číslice je zakódována pomocí čtyř bitů. BCD byl různě modifikovaný. Byly pozměněné váhové stavy jednotlivých bitů. Klasický BCD je označován 8421, kde první bit zprava má váhu čísla1, druhý váhu čísla 2, třetí váhu čísla 4 a poslední váhu čísla 8. Například číslo 0101 v BCD 8421 představuje v desítkové soustavě 5 ( ). Známé jsou také kódy BCD 2421, BCD i BCD 8421 firmy IBM, který kóduje nulu bity 1010.

3 taktovací signál je odvozen vždy z výstupu některého předchozího stupně realizace asynchronního čítače ve srovnání s čítačem synchronním je obvodově jednodušší vlivem šíření signálu přes jednotlivé stupně vznikají v obvodu časová zpoždění (zpoždění se sčítají) a tím i nežádoucí přechodové stavy jsou pomalejší ve srovnání s čítači synchronními Obr. 1 Princip funkce asynchronního čítače. Synchronně s přivedeným taktovacím signálem pracuje pouze první klopný obvod v zapojení. Činnost ostatních klopných obvodů je odvozena z předchozího klopného obvodu v zapojení. Synchronní čítače všechny taktovací vstupy klopných obvodů jsou připojeny na společný taktovací signál všechny klopné obvody reagují na shodnou aktivní hranu taktovacího signálu na jejich výstupu nevznikají nežádoucí stavy jsou složitější jak obvody asynchronní jsou rychlejší ve srovnání s čítači asynchronními Obr. 2 Princip funkce synchronního čítače. Vstupní CLK je přiváděn na C všech klopných obvodů současně. Asynchronní čítače

4 Spojíme-li do série více klopných obvodů tak, že výstupní signál předchozího klopného obvodu je taktovacím signálem následujícího, vznikne asynchronní čítač. Kmitočet výstupu každého následujícího stupně bude poloviční oproti kmitočtu předchozího stupně. Původní kmitočet je tedy dělen dvěma, čtyřmi, osmi atd. Obecně platí pro hodnotu dělení vztah 2 K, kde K je počet stupňů klopných obvodů. Asynchronní binární čítač z klopných obvodů D Zapojením klopných obvodů typu D, řízených hranou, podle obrázku č. 3 vytvoříme asynchronní čítač. Vstup D každého klopného obvodu připojíme na jeho invertovaný výstup Q. Na hodinový vstup přivádíme vstupní signál. Každý zapojený obvod D dělí kmitočet dvěma. Obr. 3 Tříbitový binární asynchronní čítač sestavený ze tří klopných obvodů D. Obr. 4 Časový diagram asynchronního čítače podle obr. 3.

5 Q 2 Q 1 Q 0 Q 2 + Q 1 + Q Obr. 1 Tabulka asynchronního čítače podle obr. 3. Asynchronní binární čítač z klopných obvodů JK Je sestaven s řetězce klopných obvodů J-K připojením obou vstupů na logickou 1. Jednotlivé klopné obvody mění stav výstupu při každé sestupné hraně na svém hodinovém vstupu. Překlápění obvodů se tedy řídí dvěma pravidly: 1. Výstup Q 0 klopného obvodu JK 1 mění svůj stav při každé sestupné hraně vstupních impulsů. 2. Všechny ostatní výstupy mění svůj stav právě když předcházející klopný obvod mění stav výstupu Q z 1 do 0. Aplikací těchto pravidel dostáváme tvar signálu na výstupech Q 0 - Q 2 tak, jak je uvádí obr. 6. Stav výstupů Q 0 - Q 2 je binární reprezentace čísla, udávajícího pořadí vstupního hodinového impulsu. Řetězec klopných obvodů tedy čítá v binární soustavě. Pro názorné zobrazení příslušného čísla je však třeba užít dekodér.

6 Obr. 8 Dělička třemi. Obr. 6 Tříbitový binární asynchronní čítač sestavený ze tří klopných obvodů JK a odpovídající časový diagram.. Z rozboru funkce asynchronních čítačů je zřejmé, že změna stavu z 1 do 0 předcházejícího obvodu způsobí změnu stavu následujícího obvodu. Pokud jsou všechny obvody na logické úrovni 1, překlápí se postupně po sobě a doba potřebná k tomu, aby celý čítač vykonal odezvu na vstupní impuls, může být srovnatelná s dobou mezi jednotlivými impulsy. To je nebezpečné tehdy, je-li řada obvodů dlouhá, neboť dokud celý řetězec nedosáhne ustáleného stavu, nelze jeho výstupy synchronně (v jednom okamžiku) odečíst a zařízení tak ztrácí smysl. Někdy je cílem použití čítače snížit vstupní frekvenci impulsů v určitém poměru. V tomto případě odebíráme vydělený signál na zvoleném výstupu. Čítač zde pracuje jako dělič frekvence. Obr. 7 Dělička dvěma.

7 Obr. 9 Dělička čtyřmi. Obr. 10 Dělička osmi. Obr. 11 Dělička šestnácti. Vratný čítač Zařízení, které jsme právě rozebrali zobrazují počet vstupních impulsů v binárním tvaru, tj. každý další impuls způsobí zvýšení stavu čítače o 1. Někdy je třeba, aby čítač počet impulsů odečítal. Takový čítač se nazývá čítačem vzad. Asynchronní čítač vzad realizujeme tak, že místo výstupu předchozího klopného obvodu (Q n ) připojíme na hodinový vstup následujícího obvodu (Q n+1 ) předchozí negovaný výstup ( Q ). Čítače, které umožňují podle řídícího povelu čítání buď vpřed nebo vzad nazýváme vratnými. Asynchronní čítač vzad realizujeme tak, že místo výstupů Q propojíme s hodinovými vstupy následujících obvodů výstupy Q. Chceme-li tedy realizovat vratný asynchronní čítač, musíme n

8 sestrojit přepínač, který bude přepínat do hodinových vstupů buď výstup Q nebo Q předchozího klopného obvodu. Příklad realizace takového přepínače je na obr. 12. Nastavení Čítání P = 1 P = 0 vpřed vzad Obr. 12 Realizace čítače vpřed/vzad. Obr. 13 Čtyřbitový asynchronní čítač vpřed. Obr. 14 Čtyřbitový asynchronní čítač vzad. Krácení modulu čítače asynchronním nulováním Někdy je binární výstup čítače nevyhovující, neboť prostý čítač čítá v násobcích 2 (2x, 4x, 8x ). Pokud potřebujeme, aby čítač dělil v jiném poměru, budeme muset jeho cyklus zkrátit.

9 To se řeší tak, že se výstupní informace zpracuje vhodná kombinační síť a její výstup při dosažení určitého stavu vynuluje čítač. V případě, že potřebujeme vytvořit čítač modulo 10, použijeme 4 klopné obvody a na vstup RESET (nulování) připojíme hradlo NAND, na jehož vstupy připojíme kombinaci výstupů klopných obvodů, při které má dojít k nulování (v případě modulo 10 je nulování při dosažení desítky). Obr. 15 Možnosti zkrácení cyklu vynulováním čítače SN Johnsonův čítač Když spojíme výstup posuvného registru se vstupem pomocí invertoru, vznikne kruhový - Johnsonův čítač. Při zapnutí je na výstupu posuvného registru např. úroveň L. Po negaci získáme na vstupu posuvného registru úroveň H. Ta se začne posouvat registrem až do konce. Pak se na vstupu registru objeví úroveň L a celý děj se periodicky opakuje. Vstupní hodinový kmitočet je Johnsonovým čítačem vydělen. Dělící poměr určuje počet stupňů posuvného registru - modulo čítače. Johnsonův čítač můžeme považovat za zvláštní typ registru. Obr. 16 Johnsonův čítač vznikne připojením negovaného posledního výstupu na sériový vstup.

10 Asynchronní čítače - shrnutí výstup jednoho stupně je spojen se vstupem následujícího stupně změna stavů jednotlivých stupňů probíhá postupně, stav klopného obvodu následujícího bitu se změní až po změnách stavů klopných obvodů předchozích bitů výhoda jednodušší zapojení čítače nevýhoda pomalejší, menší rychlost čítání nevýhoda možnost vzniku nežádoucích stavů

Podobné dokumenty

Registry a čítače část 2

Registry a čítače část 2 Vypracoval SOU Ohradní Vladimír Jelínek Aktualizace září 2012 Úvod Registry a čítače jsou častým stavebním blokem v číslicových systémech. Jsou založeny na funkci synchronních