Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač
|
|
- Lubomír Jaroš
- před 6 lety
- Počet zobrazení:
Transkript
1 FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač (Řídící elektronika BREB) Autoři textu: doc. Dr. Ing. Miroslav Patočka doc. Ing. Pavel Vorel, Ph.D Ing. Josef Kadlec červen 2013 epower Inovace výuky elektroenergetiky a silnoproudé elektrotechniky formou e-learningu a rozšíření prakticky orientované výuky OP VK CZ.1.07/2.2.00/
2 1.2 Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač Cíle kapitoly: Kapitola seznámí čtenáře s funkcí klopného obvodu D a s jeho některými aplikacemi. V teoretickém úvodu se vrací k definicím a rozdělení logických obvodů Teoretický úvod 1) Rozdělení logických obvodů z hlediska funkce Je dobré uvědomit si následující pravidla: Logická funkce může být definována dvěma způsoby: algebraickým logickým výrazem, pravdivostní tabulkou. Logický obvod se vyznačuje tímto uspořádáním: Logický obvod má libovolný počet vstupů (jeden nebo více). Logický obvod může mít ve zvláštním případě pouze jeden výstup. Pak je uspořádán tak, že onen jeden výstup je určen jednou logickou funkcí vstupů (všech nebo pouze některých). Logický obvod může mít v obecném případě několik výstupů. Pak je uspořádán tak, že různé výstupy jsou určeny různými logickými funkcemi těchže vstupů (všech nebo pouze některých). Neboli: logický obvod je popsán tolika na sobě nezávislými logickými funkcemi, kolik má výstupů. Logické obvody lze dělit do dvou základních skupin: Logické obvody kombinační Vyznačují se oběma následujícími vlastnostmi: Nemají zpětnou vazbu. Žádný výstup není přiveden zpětnovazebně na žádný vstup. Nemají vstup hodinového signálu. Stav výstupů není závislý na čase, je závislý pouze na stavu vstupů. Kombinační obvody mohou být realizované dvěma technickými prostředky: Pomocí logických hradel - potřebná logická funkce, jako algebraický výraz, je sestavena z hradel. Pomocí jakékoli pevné paměti ROM (PROM, EPROM,...) - tatáž logická funkce může být definována pravdivostní tabulkou, pevně vypálenou do paměti. Logické obvody sekvenční Vyznačují se alespoň jednou následující vlastností: Mají zpětnou vazbu. Z jednoho nebo více výstupů je přiveden signál na jeden nebo více vstupů. Mají vstup hodinového signálu. Stav výstupů je závislý na čase (tj. na hodinách ). Sekvenční obvody mohou být : Astabilní klopné obvody AKO (oscilátory - definují pevnou délku periody). Monostabilní klopné obvody MKO (definují pevnou délku impulsu).
3 Bistabilní klopné obvody BKO. Typy: RS, RST, JK, D (D může přepisovat informaci ze vstupu na výstup buďto po dobu trvání úrovně hodinového impulsu, nebo na náběžnou/sestupnou hranu hodin). 2) Jak pracuje klopný obvod typu D Klopný obvod typu D (D-flop) je schematicky znázorněn na Obr Jeho vlastnosti jsou následující: Základní vlastností je paměťová funkce, zapamatovaná informace je k disposici na komplementárních výstupech Q, Q. Přepis informace ze datového vstupu D na výstup Q je řízen hodinovým signálem CL. Existují tři způsoby přepisu: 1) Přepis je umožněn po celou dobu trvání aktivní úrovně hodinového signálu (např po celou dobu log.1). To je velmi nevhodný způsob. Po tuto dobu výstup Q sleduje stav vstupu D (včetně jeho změn = vznik hazardů!). Proto se tento systém prakticky vůbec nepoužívá. 2) Přepis je umožněn pouze v okamžiku sestupné hrany hodin (trojúhelníček u vstupu CL míří ven). 3) Přepis je umožněn pouze v okamžiku náběžné hrany hodin (trojúhelníček u vstupu CL míří dovnitř). Resetovací a nastavovací (setovací) asynchronní vstupy R, S jsou prioritní (dominantní) vůči synchronním vstupům D, CL. Vstupy R, S se chovají vůči výstupům Q, Q zcela stejně, jak je tomu u klopného obvodu typu RS (někdy je aktivní jejich log.0, jindy log.1 - dle konkrétního typu). Aktivujeme-li oba vstupy R, S současně, oba výstupy Q, Q se současně překlopí do log.1 (v tomto stavu se tedy nechovají komplementárně!). Tento stav není nijak škodlivý, je funkčně využitelný a není v žádném případě neurčitý, jak je obvykle zdůrazňováno. Neurčitý je až stav následující, pokud nastane současné uvolnění obou asynchronních vstupů do neaktivního stavu. V tom případě totiž oba výstupy obnoví svoji komplementaritu, ale zcela náhodným, tj. neurčitým, přesněji neurčitelným způsobem. Toto platí o RSflopech zcela obecně, nemusí být součástí D-flopu. Pokud nejsou asynchronní R, S vstupy použity, informace z datového vstupu D se v okamžiku náběžné hrany přepíše na výstup Q a tam setrvává až do příchodu nové hrany hodin. Podle nového aktuálního stavu na vstupu D se informace na výstupu buď zachová nebo změní v opačnou. Zapojíme-li výstup Q zpětnovazebně na vstup D, stane se z D-flopu dělička kmitočtu dvěma. Celý systém funguje díky nepatrnému dopravnímu zpoždění na dráze D - Q. Po dobu zpoždění se totiž stav výstupu Q nestačí změnit, tudíž je zachycen datovým vstupem v okamžiku příchodu hodinové hrany. Sotva je zachycen, po uplynutí dopravního zpoždění se mění na opačný. Výstupní komplementární signály mají přesně střídu 1: 1 a poloviční kmitočet oproti hodinám.
4 Obr. 3.6: Klopný obvod typu D, reagující na náběžnou hranu hodinového signálu. a) Schematická značka. b) Vnitřní struktura obvodu Popis obvodového zapojení úlohy Zapojení úlohy je na Příloze 10. Celá úloha je realizována pomocí CMOS obvodů řady Napájecí napětí je 15V. Jednotlivé dílčí obvody jsou velmi jednoduché a není třeba vysvětlovat jejich funkci. Kruhový Johnsonův čítač je tříbitový posuvný registr se zpětnou vazbou z posledního sériového výstupu Q do prvního vstupu D. Informace je přepisována (posouvána) stále dokola s každým příchodem hrany hodinového impulsu. Johnsonův čítač musí být vybaven resetovacím obvodem IC3, který při zapnutí napájecího napětí nuluje všechny tři D-flopy po dobu, než se napětí ustálí a rozjede se generátor hodinového kmitočtu. Bez resetu se výstupy všech tří D-flopů po zapnutí překlopí do náhodných stavů, které jsou pak v kruhovém čítači trvale uchovány (posouvají se neustále dokola) Zadání 1. Zobrazte signál CLK na výstupu oscilátoru s obvodem Změřte kmitočet a ověřte jej přibližným výpočtem. Propojením svorek A1, A2 připojte kondenzátor C 4. Změřte znovu kmitočet a ověřte výpočtem. 2. Přepněte obě sekce přepínače S2 do polohy ON. Pozorujte činnost děličky dvěma vytvořené z D-klopného obvodu IC1A (4013) (blikání LED diod D 1, D 2 ). Zobrazte dvoukanálově signál CLK a výstupní signál děličky (Q resp. Q na rezistorech R 1, R 2 u diod LED). 3. Přepnutím sekce 1 nebo 2 přepínače S2 do polohy OFF (přivedením log. 1 nebo log. 2 na vstup R nebo S) ověřte dominantní funkci vstupů R a S obvodu Pozorujte činnost Johnsonova kruhového čítače (blikání tří LED diod). Odpojte zcela napájecí napětí a počkejte do úplného vybití filtračního kondenzátoru C 2. Připojte znovu napájení a sledujte činnost resetovacího monostabilního klopného obvodu 4584 (reset trvá po celou dobu, kdy svítí všechny tři LED diody). 5. Pozorujte činnost klopného obvodu RS realizovaného s obvodem Ovládejte jej tlačítky S1, S3 a pozorujte příslušné LED diody (červenou a zelenou). Ověřte pomocí žluté diody činnost kombinačního logického obvodu sestaveného z hradel IC4C, IC4D. Z pozorovaných výsledků sestavte pravdivostní tabulku tohoto obvodu. 6. Z pravdivostní tabulky určete kanonický tvar (např. úplnou disjunktivní normální formu) příslušné logické funkce. Porovnejte, zda souhlasí se skutečným zapojením.
5 Otázka: Jak by bylo možno realizovat kombinační obvod IC4C, IC4D pouze pomocí dvojvstupových hradel NOR?
6 Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač
7 2.2 Seznam použité literatury [ 1 ] Dostál J.: Operační zesilovače. SNTL, Praha, [ 2 ] Hanus, S.: Elektronika. Skriptum FE VUT. ES VUT, BRNO, 1991.
BDIO - Digitální obvody
BIO - igitální obvody Ústav Úloha č. 6 Ústav mikroelektroniky ekvenční logika klopné obvody,, JK, T, posuvný registr tudent Cíle ozdíl mezi kombinačními a sekvenčními logickými obvody. Objasnit principy
Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.
Projekt Pospolu Sekvenční logické obvody Klopné obvody Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych. Rozlišujeme základní druhy klopných sekvenčních obvodů: Klopný obvod
SEKVENČNÍ LOGICKÉ OBVODY
Sekvenční logický obvod je elektronický obvod složený z logických členů. Sekvenční obvod se skládá ze dvou částí kombinační a paměťové. Abychom mohli určit hodnotu výstupní proměnné, je potřeba u sekvenčních
Sekvenční logické obvody
Název a adresa školy: Střední škola průmyslová a umělecká, Opava, příspěvková organizace, Praskova 399/8, Opava, 746 01 Název operačního programu: OP Vzdělávání pro konkurenceschopnost, oblast podpory
Registry a čítače část 2
Registry a čítače část 2 Vypracoval SOU Ohradní Vladimír Jelínek Aktualizace září 2012 Úvod Registry a čítače jsou častým stavebním blokem v číslicových systémech. Jsou založeny na funkci synchronních
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V. 2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V. 2.4 Prvky elektronických obvodů Kapitola
Studium klopných obvodů
Studium klopných obvodů Úkol : 1. Sestavte podle schématu 1 astabilní klopný obvod a ověřte jeho funkce.. Sestavte podle schématu monostabilní klopný obvod a buďte generátorem a sledujte výstupní napětí.
Na trh byl uveden v roce 1971 firmou Signetics. Uvádí se, že označení 555 je odvozeno od tří rezistorů s hodnotou 5 kω.
Časovač 555 NE555 je integrovaný obvod používaný nejčastěji jako časovač nebo generátor různých pravoúhlých signálů. Na trh byl uveden v roce 1971 firmou Signetics. Uvádí se, že označení 555 je odvozeno
2.9 Čítače. 2.9.1 Úkol měření:
2.9 Čítače 2.9.1 Úkol měření: 1. Zapište si použité přístroje 2. Ověřte časový diagram asynchronního binárního čítače 7493 3. Ověřte zkrácení početního cyklu čítače 7493 4. Zapojte binární čítač ve funkci
ASYNCHRONNÍ ČÍTAČE Použité zdroje:
ASYNCHRONNÍ ČÍTAČE Použité zdroje: Antošová, A., Davídek, V.: Číslicová technika, KOPP, České Budějovice 2007 http://www.edunet.souepl.cz www.sse-lipniknb.cz http://www.dmaster.wz.cz www.spszl.cz http://mikroelektro.utb.cz
Sekvenční logické obvody
Sekvenční logické obvody Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou Sekvenční obvody - paměťové členy, klopné obvody flip-flop Asynchronní klopné obvody
Elektronika pro informační technologie (IEL)
Elektronika pro informační technologie (IEL) Páté laboratorní cvičení Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole Petr Veigend, iveigend@fit.vutbr.cz
1 Zadání. 2 Teoretický úvod. 4. Generátory obdélníkového signálu a MKO
1 4. Generátory obdélníkového signálu a MKO 1 Zadání 1. Sestavte generátor s derivačními články a hradly NAND s uvedenými hodnotami rezistorů a kapacitorů. Zobrazte časové průběhy v důležitých uzlech.
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V.2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V.2.1 Logické obvody Kapitola 20 Klopný obvod
1 z 16 11.5.2009 11:33 Test: "CIT_04_SLO_30z50" Otázka č. 1 U Mooreova automatu závisí okamžitý výstup Odpověď A: na okamžitém stavu pamětí Odpověď B: na minulém stavu pamětí Odpověď C: na okamžitém stavu
Automatický spouštěč motoru hvězda- trojuhelník Laboratorní cvičení (Předmět - MPSD)
FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Automatický spouštěč motoru hvězda- trojuhelník Laboratorní cvičení (Předmět - MPSD) Autor textu: Ing. Jan Novotný Květen
Architektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics 2/36 Digitální
Architektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Digitální
PODPORA ELEKTRONICKÝCH FOREM VÝUKY
INVE STICE DO ROZV O JE V ZDĚL ÁV Á NÍ PODPORA ELEKTRONICKÝCH FOREM VÝUKY CZ.1.07/1.1.06/01.0043 Tento projekt je financován z prostředků ESF a státního rozpočtu ČR. SOŠ informatiky a spojů a SOU, Jaselská
Neřízené diodové usměrňovače
FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Neřízené diodové usměrňovače BVEL Autoři textu: doc. Dr. Ing. Miroslav Patočka Ing. Petr Procházka, Ph.D červen 2013 epower
BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE
BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE Úvod Účelem úlohy je seznámení s funkcemi a zapojeními několika sekvenčních logických obvodů, s tzv. bistabilními klopnými obvody a čítači. U logických obvodů se často
Logické funkce a obvody, zobrazení výstupů
Logické funkce a obvody, zobrazení výstupů Digitální obvody (na rozdíl od analogových) využívají jen dvě napěťové úrovně, vyjádřené stavy logické nuly a logické jedničky. Je na nich založeno hodně elektronických
4. Elektronické logické členy. Elektronické obvody pro logické členy
4. Elektronické logické členy Kombinační a sekvenční logické funkce a logické členy Elektronické obvody pro logické členy Polovodičové paměti 1 Kombinační logické obvody Způsoby zápisu logických funkcí:
... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu
Předmět Ústav Úloha č. 10 BDIO - Digitální obvody Ústav mikroelektroniky Komplexní příklad - návrh řídicí logiky pro jednoduchý nápojový automat, kombinační + sekvenční logika (stavové automaty) Student
Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/
Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/34.0452 Číslo projektu Číslo materiálu CZ.1.07/1.5.00/34.0452 OV_2_51_Posuvné registry použití Název
Oscilátory. Návod k přípravku pro laboratorní cvičení v předmětu EO.
Oscilátory Návod k přípravku pro laboratorní cvičení v předmětu EO. Měření se skládá ze dvou základních úkolů: (a) měření vlastností oscilátoru 1 s Wienovým členem (můstkový oscilátor s operačním zesilovačem)
Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student
Předmět Ústav Úloha č. 9 BIO - igitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student Cíle Pochopení funkce obvodu pro odstranění zákmitů na
Číslicové obvody základní pojmy
Číslicové obvody základní pojmy V číslicové technice se pracuje s fyzikálními veličinami, které lze popsat při určité míře zjednodušení dvěma stavy. Logické stavy binární proměnné nabývají dvou stavů:
Jednofázový měnič střídavého napětí
FAKLA ELEKOECHNIKY A KOMNIKAČNÍCH ECHNOLOGIÍ VYSOKÉ ČENÍ ECHNICKÉ V BNĚ Jednofázový měnič střídavého napětí BVEL Autoři textu: doc. Dr. Ing. Miroslav Patočka Ing. Petr Procházka, Ph.D červen 213 epower
Sylabus kurzu Elektronika
Sylabus kurzu Elektronika 5. ledna 2004 1 Analogová část Tato část je zaměřena zejména na elektronické prvky a zapojení v analogových obvodech. 1.1 Pasivní elektronické prvky Rezistor, kondenzátor, cívka-
Schmittův klopný obvod
Schmittův klopný obvod Použité zdroje: Antošová, A., Davídek, V.: Číslicová technika, KOPP, České Budějovice 2007 Malina, V.: Digitální technika, KOOP, České Budějovice 1996 http://pcbheaven.com/wikipages/the_schmitt_trigger
Typy a použití klopných obvodů
Typy a použití klopných obvodů Klopné obvody s hodinovým vstupem mění svůj stav, pokud hodinový vstup má hodnotu =. Přidáním invertoru před hodinový vstup je lze upravit tak, že budou měnit svůj stav tehdy,
Střední průmyslová škola elektrotechnická a informačních technologií Brno
Střední průmyslová škola elektrotechnická a informačních technologií Brno Číslo a název projektu: CZ.1.7/1.5./34.521 Investice do vzdělání nesou nejvyšší úrok Autor: Ing. Bohumír Jánoš Tématická sada:
2-LC: ČÍSLICOVÉ OBVODY
2-LC: ČÍSLICOVÉ OBVODY Cíl měření: Ověření základních vlastností číslicových integrovaných obvodů. 1) čítač (asynchronní, synchronní) 2) multiplexer a demultiplexer 3) mikroprocesor ( S 2441, str. 155)
1 Digitální zdroje. 1.1 Převod digitálních úrovní na analogový signál. Cílem cvičení je osvojení práce s digitálními zdroji signálu.
1 Digitální zdroje Cílem cvičení je osvojení práce s digitálními zdroji signálu. Cíle cvičení Převod digitálních úrovní na analogový signál Digitální zdroj signálu a BCD dekodér Čítač impulsů Dělička frekvence
VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno
Číslo projektu Číslo materiálu Název školy Autor Tematická oblast Ročník CZ.1.07/1.5.00/34.0581 VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola
3. Sekvenční logické obvody
3. Sekvenční logické obvody 3. Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou 3. Sekvenční logické obvody příklad sekv.o. Příklad sledování polohy vozíku
Logické obvody. Přednáška 6. Prof. RNDr. Peter Mikulecký, PhD.
Logické obvody Přednáška 6 Prof. RNDr. Peter Mikulecký, PhD. Logické obvody Logické obvody jsou obvody, které slouží k realizaci logických funkcí a jsou základem všech číslicových systémů. Pracují s diskrétními
5. A/Č převodník s postupnou aproximací
5. A/Č převodník s postupnou aproximací Otázky k úloze domácí příprava a) Máte sebou USB flash-disc? b) Z jakých obvodů se v principu skládá převodník s postupnou aproximací? c) Proč je v zapojení použit
5. Sekvenční logické obvody
5. Sekvenční logické obvody 3. Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou 3. Sekvenční logické obvody - příklad asynchronního sekvenčního obvodu 3.
ELEKTRONIKA. Maturitní témata 2018/ L/01 POČÍTAČOVÉ A ZABEZPEČOVACÍ SYSTÉMY
ELEKTRONIKA Maturitní témata 2018/2019 26-41-L/01 POČÍTAČOVÉ A ZABEZPEČOVACÍ SYSTÉMY Řešení lineárních obvodů - vysvětlete postup řešení el.obvodu ohmovou metodou (postupným zjednodušováním) a vyřešte
FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ. Autoři textu: doc. Ing. Jaroslava Orságová, Ph.D. Ing.
FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYOKÉ UČENÍ TECHNICKÉ V BRNĚ Paralelní spolupráce dvou transformátorů (Předmět - MEV) Autoři textu: doc. Ing. Jaroslava Orságová, Ph.D. Ing. Jan Novotný
Struktura a architektura počítačů (BI-SAP) 4
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 4 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
- + C 2 A B V 1 V 2 - U cc
RIEDL 4.EB 10 1/6 1. ZADÁNÍ a) Změřte frekvenční charakteristiku operačního zesilovače v invertujícím zapojení pro růžné hodnoty zpětné vazby (1, 10, 100, 1000kΩ). Vstupní napětí volte tak, aby nedošlo
OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ
OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ Odlišnosti silových a ovládacích obvodů Logické funkce ovládacích obvodů Přístrojová realizace logických funkcí Programátory pro řízení procesů Akční členy ovládacích
VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.
Číslo projektu Číslo materiálu Z.1.07/1.5.00/34.0581 VY_3_INOVAE_TE_.MA_18_Čítače asynchronní, synchronní Název školy Autor Tematická oblast Ročník Střední odborná škola a Střední odborné učiliště, Dubno
Maturitní témata oboru: L/01 MECHANIK ELEKTROTECHNIK. Automatizované systémy řízení
Maturitní témata oboru: 26-41-L/01 MECHANIK ELEKTROTECHNIK Automatizované systémy řízení 1) PLC automaty a jejich druhy, smysl a funkce, nutný software 2) Propojení vstupních a výstupních prvků s PLC 3)
Logické obvody 10. Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita Logické obvody - 10 hazardy 1
Logické obvody 10 Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita 6.12.2007 Logické obvody - 10 hazardy 1 Neúplné čítače Návrh čítače M5 na tabuli v kódu binárním a Grayově
Manuál přípravku FPGA University Board (FUB)
Manuál přípravku FPGA University Board (FUB) Rozmístění prvků na přípravku Obr. 1: Rozmístění prvků na přípravku Na obrázku (Obr. 1) je osazený přípravek s FPGA obvodem Altera Cyclone III EP3C5E144C8 a
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V.2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V.2.1 Logické obvody Kapitola 35 PL Měření posuvného
Konečný automat. Studium chování dynam. Systémů s diskrétním parametrem číslic. Počítae, nervové sys, jazyky...
Konečný automat. Syntéza kombinačních a sekvenčních logických obvodů. Sekvenční obvody asynchronní, synchronní a pulzní. Logické řízení technologických procesů, zápis algoritmů a formulace cílů řízení.
Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.
Digitální obvody Doc. Ing. Lukáš Fujcik, Ph.D. Klopné obvody jsou nejjednodušší sekvenční součástky Záleží na předcházejícím stavu Asynchronní klopné obvody reagují na změny vstupu okamžitě Synchronní
Teorie elektronických
Teorie elektronických obvodů (MTEO) Laboratorní úloha číslo 1 návod k měření Zpětná vazba a kompenzace Změřte modulovou kmitočtovou charakteristiku invertujícího zesilovače v zapojení s operačním zesilovačem
1. Navrhněte a prakticky realizujte pomocí odporových a kapacitních dekáda derivační obvod se zadanou časovou konstantu: τ 2 = 320µs
1 Zadání 1. Navrhněte a prakticky realizujte pomocí odporových a kapacitních dekáda integrační obvod se zadanou časovou konstantu: τ 1 = 62µs derivační obvod se zadanou časovou konstantu: τ 2 = 320µs Možnosti
POZNÁMKY K ZADÁNÍ PREZENTACÍ - 17BBEO - TÉMA 2
POZNÁMKY K ZADÁNÍ PREZENTACÍ - 17BBEO - TÉMA 2 (zimní semestr 2012/2013, kompletní verze, 21. 11. 2012) Téma 2 / Úloha 1: (jednocestný usměrňovač s filtračním kondenzátorem) Simulace (např. v MicroCapu)
Cíle. Teoretický úvod
Předmět Ú Úloha č. 7 BIO - igitální obvody Ú mikroelektroniky Sekvenční logika návrh asynchronních a synchronních binárních čítačů, výhody a nevýhody, využití Student Cíle Funkce čítačů a použití v digitálních
Elektronika pro informační technologie (IEL)
Elektronika pro informační technologie (IEL) Čtvrté laboratorní cvičení Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole Petr Veigend,iveigend@fit.vutbr.cz
Univerzální watchdog WDT-U2/RS485
Univerzální watchdog WDT-U2/RS485 Parametry: Doporučené použití: hlídání komunikace na sběrnicích RS485, RS232 a jiných. vstupní svorkovnice - napájení 9-16V DC nebo 7-12V AC externí galvanicky oddělený
Návrh čítače jako automatu
ávrh čítače jako automatu Domovská URL dokumentu: http://dce.felk.cvut.cz/lsy/cviceni/pdf/citacavrh.pdf Obsah ÁVRH ČÍTAČE JAO AUTOMATU.... SYCHROÍ A ASYCHROÍ AUTOMAT... 2.a. Výstupy automatu mohou být
Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.
Akademický rok 2016/2017 Připravil: adim Farana Technická kybernetika Klopné obvody, sekvenční funkční diagramy, programovatelné logické automaty 2 Obsah Klopné obvody:. D. JK. Použití klopných obvodů.
MĚŘENÍ HRADLA 1. ZADÁNÍ: 2. POPIS MĚŘENÉHO PŘEDMĚTU: 3. TEORETICKÝ ROZBOR. Poslední změna
MĚŘENÍ HRADLA Poslední změna 23.10.2016 1. ZADÁNÍ: a) Vykompenzujte sondy potřebné pro připojení k osciloskopu b) Odpojte vstupy hradla 1 na přípravku a nastavte potřebný vstupní signál (Umax, Umin, offset,
Studium tranzistorového zesilovače
Studium tranzistorového zesilovače Úkol : 1. Sestavte tranzistorový zesilovač. 2. Sestavte frekvenční amplitudovou charakteristiku. 3. Porovnejte naměřená zesílení s hodnotou vypočtenou. Pomůcky : - Generátor
Témata profilové maturitní zkoušky
Obor vzdělání: 26-41-M/01 elektrotechnika Předmět: technika počítačů 1. Kombinační logické obvody a. kombinační logický obvod b. analýza log. obvodu 2. Čítače a. sekvenční logické obvody b. čítače 3. Registry
Témata profilové maturitní zkoušky
Obor vzdělání: 26-41-M/01 elektrotechnika Předmět: automatizační technika 1. Senzory 2. S7-1200, základní pojmy 3. S7-1200, bitové instrukce 4. S7-1200, časovače, čítače 5. Vizualizační systémy 6. S7-1200,
Kategorie Ž1. Test. U všech výpočtů uvádějte použité vztahy včetně dosazení!
Krajské kolo soutěže dětí a mládeže v radioelektronice, Vyškov 2009 Test Kategorie Ž1 START. ČÍSLO BODŮ/OPRAVIL U všech výpočtů uvádějte použité vztahy včetně dosazení! 1 Proč se pro dálkový přenos elektrické
Číselné vyjádření hodnoty. Kolik váží hrouda zlata?
Čísla a logika Číselné vyjádření hodnoty Au Kolik váží hrouda zlata? Dekadické vážení Když přidám osmé závaží g, váha se převáží => závaží zase odeberu a začnu přidávat závaží x menší 7 závaží g 2 závaží
LOGICKÉ SYSTÉMY PRO ŘÍZENÍ
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická LOGICKÉ SYSTÉMY PRO ŘÍZENÍ Doc. Ing. Jiří Bayer, CSc Dr.Ing. Zdeněk Hanzálek Ing. Richard Šusta 2000 Vydavatelství ČVUT Předmluva Skriptum
Programovatelné relé Easy (Moeller), Logo (Siemens)
Programovatelné Easy (Moeller), Logo (Siemens) Základní způsob programování LOGO Programovaní pomocí P - propojení P s automatem sériovou komunikační linkou - program vytvářen v tzv ovém schématu /ladder
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 2 KOMUNIKACE NAČIPU, LATENCE, PROPUSTNOST, ARCHITEKTURY doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních
Teoretický úvod: [%] (1)
Vyšší odborná škola a Střední průmyslová škola elektrotechnická Božetěchova 3, Olomouc Laboratoře elektrotechnických měření Název úlohy Číslo úlohy ZESILOVAČ OSCILÁTOR 101-4R Zadání 1. Podle přípravku
Struktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje
Projekt realizovaný na SPŠ Nové Město nad Metují s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje Modul 03 Technické předměty Ing. Otakar Maixner 1 Blokové
Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni
ělení pamětí Volatilní paměti Nevolatilní paměti Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní
Teorie úlohy: Operační zesilovač je elektronický obvod, který se využívá v měřící, výpočetní a regulační technice. Má napěťové zesílení alespoň A u
Fyzikální praktikum č.: 7 Datum: 7.4.2005 Vypracoval: Tomáš Henych Název: Operační zesilovač, jeho vlastnosti a využití Teorie úlohy: Operační zesilovač je elektronický obvod, který se využívá v měřící,
DUM 11 téma: Klopné obvody výklad
DUM 11 téma: Klopné obvody výklad ze sady: 01 Logické obvody ze šablony: 01 Automatizační technika I Určeno pro 3. ročník vzdělávací obor: 26-41-M/01 Elektrotechnika ŠVP automatizační technika Vzdělávací
18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry
18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry Digitální voltmetry Základním obvodem digitálních voltmetrů je A/D
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V.2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V.2.1 Logické obvody Kapitola 11 Logická funkce
MART1600: UNIVERZÁLNÍ MODUL PRO ZÁZNAM A REPRODUKCI ZVUKOVÝCH HLÁŠENÍ S VYUŽITÍM OBVODU ŘADY ISD1600B
MART1600: UNIVERZÁLNÍ MODUL PRO ZÁZNAM A REPRODUKCI ZVUKOVÝCH HLÁŠENÍ S VYUŽITÍM OBVODU ŘADY ISD1600B Verze 1.0 cz 1. Konstrukce modulu MART1600 je modul sloužící pro záznam a reprodukci jednoho zvukového
Operační zesilovač. Úloha A2: Úkoly: Nutné vstupní znalosti: Diagnostika a testování elektronických systémů
Diagnostika a testování elektronických systémů Úloha A2: 1 Operační zesilovač Jméno: Datum: Obsah úlohy: Diagnostika chyb v dvoustupňovém operačním zesilovači Úkoly: 1) Nalezněte poruchy v operačním zesilovači
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V. 2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V. 2.4 Prvky elektronických obvodů Kapitola
MĚŘIČ REAKČNÍ DOBY NA OPTICKÉ PODNĚTY
Středoškolská technika 2010 Setkání a prezentace prací středoškolských studentů na ČVUT MĚŘIČ REAKČNÍ DOBY NA OPTICKÉ PODNĚTY David Paškevič Vyšší odborná škola a Střední škola slaboproudé elektrotechniky
k DUM 20. pdf ze šablony 1_šablona_automatizační_technika_I 01 tematický okruh sady: logické obvody
METODICKÝ LIST k DUM 20. pdf ze šablony 1_šablona_automatizační_technika_I 01 tematický okruh sady: logické obvody Téma DUM: sekvenční logický obvod test Anotace: Digitální učební materiál DUM - slouží
Použití programovatelného čítače 8253
Použití programovatelného čítače 8253 Zadání 1) Připojte obvod programovatelný čítač- časovač 8253 k mikropočítači 89C52. Pro čtení bude obvod mapován do prostoru vnější programové (CODE) i datové (XDATA)
Číslicová technika 2. část učební texty (HS - určeno pro potřebu SPŠ Zlín) Str.: - 1 -
Číslicová technika 2. část učební texty (H - určeno pro potřebu PŠ Zlín) tr.: - - 7. EKVENČNÍ OBVOY tav výstupu sekvenčních logických členů a obvodů závisí nejen na kombinaci vstupních proměnných, ale
L A B O R A T O R N Í C V I Č E N Í
Univerzita Pardubice Ústav elektrotechniky a informatiky Pardubice, Studentská 95 L A B O R A T O R N Í C V I Č E N Í Příjmení Paar Číslo úlohy: 2 Jméno: Jiří Datum měření: 15. 5. 2007 Školní rok: 2006
11. Logické analyzátory. 12. Metodika měření s logickým analyzátorem
+P12 11. Logické analyzátory Základní srovnání logického analyzátoru a číslicového osciloskopu Logický analyzátor blokové schéma, princip funkce Časová analýza, glitch mód a transitional timing, chyba
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V.2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V.2.1 Logické obvody Kapitola 14 Logická funkce
Nízkofrekvenční (do 1 MHz) Vysokofrekvenční (stovky MHz až jednotky GHz) Generátory cm vln (až desítky GHz)
Provazník oscilatory.docx Oscilátory Oscilátory dělíme podle několika hledisek (uvedené třídění není zcela jednotné - bylo použito vžitých názvů, které vznikaly v různém období vývoje a za zcela odlišných
Seznam témat z předmětu ELEKTRONIKA. povinná zkouška pro obor: L/01 Mechanik elektrotechnik. školní rok 2018/2019
Seznam témat z předmětu ELEKTRONIKA povinná zkouška pro obor: 26-41-L/01 Mechanik elektrotechnik školní rok 2018/2019 1. Složené obvody RC, RLC a) Sériový rezonanční obvod (fázorové diagramy, rezonanční
Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.
Úloha 9. Stavové automaty: grafická a textová forma ového diagramu, příklad: detektory posloupností bitů. Zadání 1. Navrhněte detektor posloupnosti 1011 jako ový automat s klopnými obvody typu. 2. Navržený
Kategorie Ž1. Test. U všech výpočtů uvádějte použité vztahy včetně dosazení!
Mistrovství České republiky soutěže dětí a mládeže v radioelektronice, Vyškov 2011 Test Kategorie Ž1 START. ČÍSLO BODŮ/OPRAVIL U všech výpočtů uvádějte použité vztahy včetně dosazení! 1 Napětí 230 V (dříve
KOMBINAČNÍ LOGICKÉ OBVODY
Projekt: Inovace oboru Mechatronik pro Zlínský kraj Registrační číslo: CZ.1.07/1.1.08/03.0009 KOMBINAČNÍ LOGICKÉ OBVODY U těchto obvodů je vstup určen jen výhradně kombinací vstupních veličin. Hodnoty
Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/
Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/34.0452 Číslo projektu Číslo materiálu CZ.1.07/1.5.00/34.0452 OV_2_46_Kombinační sítě Název školy
Zvyšování kvality výuky technických oborů
Zvyšování kvality výuky technických oborů Klíčová aktivita V.2 Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol Téma V.2.1 Logické obvody Kapitola 21 Čítače Ing.
Návrh konstrukce odchovny 2. dil
1 Portál pre odborné publikovanie ISSN 1338-0087 Návrh konstrukce odchovny 2. dil Pikner Michal Elektrotechnika 19.01.2011 V minulem dile jsme si popsali návrh konstrukce odchovny. senzamili jsme se s
Střední průmyslová škola elektrotechnická a informačních technologií Brno
Střední průmyslová škola elektrotechnická a informačních technologií Brno Číslo a název projektu: CZ.1.7/1.5./34.521 Investice do vzdělání nesou nejvyšší úrok Autor: Ing. Bohumír Jánoš Tematická sada:
Struktura a architektura počítačů (BI-SAP) 3
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 3 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.
Model procesoru Jedná se o blokové schéma složené z registrů, paměti RAM, programového čítače, instrukčního registru, sčítačky a řídicí jednotky, které jsou propojeny sběrnicemi. Tento model má dva stavy:
Programování. řídících systémů v reálném čase. Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí
Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí Studijní text pro 3. a 4. ročníky technických oborů Programování řídících systémů v reálném čase Verze: 1.11