uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0

Rozměr: px

Začít zobrazení ze stránky:

Download "uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0"

Jindřiška Miroslava Kadlecová
před 7 lety
Počet zobrazení:

1 uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0 Jednodeskový mikroprocesorový řídící systém s CPU Zilog Z84C15 nebo Toshiba TMPZ84C015: Deska obsahuje: 1. CPU Z84C15 (Zilog) nebo TMPZ84C015 (Toshiba) kompatibilní se standardem Z80. Taktovací frekvenci lze volit změnou hodnoty krystalu v obvodu taktovacího oscilátoru. 2. Statickou paměť dat a programů RAM s kapacitou 32KB. 3. Paměť programů EPROM, EEPROM nebo FLASH s volitelnou kapacitou 8KB/32KB. 4. Dvojkanálový sériový interface s úrovněmi odpovídajícími TTL logice (Z80-SIO uvnitř CPU). 5. Dvojportový paralelní interface s úrovněmi odpovídajícími TTL logice (Z80-PIO uvnitř CPU). 6. Děličku taktovací frekvence s 12ti výstupy odpovídajícími frekvencím T/2 T/ Resetovací obvod s chipem MAX/ADM707 nebo TPS , tlačítko RESET. Horní strana PCB:

2 Spodní strana PCB: POPIS DESKY: Tlačítko RESET Paralelní port A Speciální signály Volba typu paměti EPROM, EEPROM, Napájení 5V FLASH Výstupy děličky 1:2 až 1:4096 Paralelní port B Paměť programu EPROM, EEPROM, FLASH

3 DĚLENÍ PAMĚTI: Mikroprocesor Z80 umožňuje naráz adresovat 2 16 bajtů paměti = 65536B = 64KB. Tento adresový prostor je zde rozdělen následovně: 1. Adresy 0000h-7FFFh (0d-32767d): Paměť programů EPROM, EEPROM nebo FLASH s kapacitou 32KB. Paměti s kapacitou 8KB obsazují adresový prostor 0000h-1FFFh (0d-8191d). 2. Adresy 8000h-FFFFh (32768d-65535d): Paměť RAM. Tu je možno použít jak pro data, tak pro programy, a také pro uložení zásobníku (Stack Pointer) procesoru. Rozložení paměti graficky: Paměť nejčastěji používaných programů, podprogramů resetu a inicializace systému, bootování přes sériový nebo paralelní port, apod. Paměť pro uložení a zpracování dat, uložení a spouštění uživatelských programů, systémové proměnné, zásobník návratových adres z podprogramů, apod. 0000h Paměť programů EPROM, EEPROM, FLASH 7FFFh (1FFFh) 8000h Paměť dat a programů RAM FFFFh SÉRIOVÉ ROZHRANÍ: Je realizováno obvodem Z80-SIO/0 zaintegrovaným jako součást do CPU. K dispozici jsou oba kanály A i B, jejichž vstupy a výstupy RxD a TxD jsou vyvedeny na konektor speciálních signálů viz. popis tohoto konektoru. Napěťové úrovně těchto signálů odpovídají TTL. ZCT2 Z80-CTC ZCT3 Jako zdroj hodinových signálů RxC a TxC slouží oběma kanálům sériového interface čítače/časovače obvodu Z80-CTC, jež jsou také součástí CPU. Vhodným nastavením těchto čítačů/časovačů lze měnit přenosovou rychlost sériového rozhraní. Hodiny pro kanál SIO-A generuje čítač/časovač ZCT2, hodiny pro kanál SIO-B pak čítač/časovač ZCT3. RxCA TxCA RxCB TxCB Z80-SIO Kanál A Kanál B RxD TxD RxD TxD Konektor speciálních signálů

4 ČÍTAČE/ČASOVAČE: CPU CLK Dělička 12 stupňů T: T:4096 Konektor speciálních signálů Výběr výstupu děličky jumperem CLK0 CLK1 CLK2 CLK3 Z80-CTC ZCT0 ZCT1 ZCT2 ZCT3 Konektor speciálních signálů SIO-A SIO-B K dispozici je 4-násobný čítač/časovač realizovaný obvodem Z80-CTC zaintegrovaným jako součást do CPU. Čítače/časovače ZCT0 a ZCT1 jsou celé k dispozici uživateli, jejich vstupy i výstupy jsou vyvedené na konektor speciálních signálů viz. popis tohoto konektoru. Čítače/časovače ZCT2 a ZCT3 slouží jako nastavitelné děliče generující hodinový signál pro synchronizaci obou kanálů A i B sériového interface Z80-SIO viz. popis sériového rozhraní. Na vstupy těchto čítačů/časovačů je možné přivést hodinový signál z libovolného výstupu 12ti násobné děličky, jež dělí základní hodinový takt procesoru v poměru 1:2 až 1:4096. Volba, z kterého výstupu děličky se bude odebírat hodinový signál pro ZCT2 a ZCT3, se provede jednou jumperovou propojkou. PARALELNÍ ROZHRANÍ: Jsou vyvedeny 2 paralelní vstupně/výstupní porty o 8mi linkách, celkem tedy 16 I/O linek. Oba porty vytváří obvod Z80-PIO zaintegrovaný jako součást do CPU. Vlastnosti všech portů lze vyčíst z datasheetu obvodu Z84C15 nebo TMPZ84C015. Oba paralelní porty PIO-A i PIO-B jsou vyvedené na samostatné konektory. Z80-PIO Kanál A Kanál B 8bit+RDY 8bit+RDY +/STB +/STB Konektor port A Konektor port B

5 ZAPOJENÍ KONEKTORŮ: JP1, JP2 D1 D3 D5 D7 +5V /STB Paralelní porty A + B: D0 D2 D4 D6 GND RDY JP7 Konektor speciálních signálů: TxDB TxDA ZC/TO0 /RESET ZC/TO1 /NMI +5V /INT GND RxDA GND CT1 CT0 RxDB

6 JP6 Výstupy 7-12 děličky Q12 Q11 Q10 Q9 Q8 Q7 taktovací frekvence CPU: 6x vstup čítačů/časovačů ZCT2 + ZCT3 Spojením jednoho z výstupů Qx a některého pinu vstupů č/č ZCT2 + ZCT3 jumperem se vybere požadovaná hodinová frekvence č/č ZCT2 + ZCT3 a jejich vhodným nastavením se zvolí přenosová rychlost sériových kanálů. JP5 Výstupy 1-6 děličky Q6 Q5 Q4 Q3 Q2 Q1 taktovací frekvence CPU: 6x vstup čítačů/časovačů ZCT2 + ZCT3

7 JP4 Konektor volby typu a kapacity paměti programů xrom: +5V Pin 1 paměti xrom A14 Pin 27 paměti xrom SJ1 Pájecí spojka signálu A13 na vývod 26 paměti xrom:

8 Pomocí jumperování na konektoru JP4 + pájecí spojky SJ1 (strana spojů PCB) je možné navolit použitou paměť EPROM, EEPROM nebo FLASH na pozici IC3. Různé paměti se totiž liší zapojením signálů do pinů 1, 26 a 27 a právě touto konfigurací se provádí správné zapojení signálů. Několik příkladů konfigurace spojek pro různé paměti: Typ paměti Pin 1 Pin 26 Pin 27 Zapojení JP4 Zapojení SJ1 32KB: 27256, 27C256 Vpp A13 A14 Propojen 8KB: 28C64 Nezapojen Nezapojen /WE Nepropojen 32KB: 28C256 A14 A13 /WE Propojen 32KB: 29C256 /WE A13 A14 Propojen 32KB: 29F256 /WE A13 A14 Propojen JP8 Napájení +5V: GND +5V/150mA stabilizované

9 RESET OBVOD: Resetování CPU zajišťuje po připojení k napájení, stisku resetovacího tlačítka, externím resetu, nebo výkyvu v napájení, obvod MAX707, ADM707, TPS nebo jiný ekvivalent. Ten hlídá napájecí napětí +5V a poklesne-li toto napětí pod cca 4,55V-4,65V (dle typu obvodu), vygeneruje signál RESET a bude jej udržovat aktivní, dokud napětí nedosáhne zpět zmiňované hodnoty. Zároveň obvod ošetřuje i stisk resetovacího tlačítka a externí reset (nahrazuje stisk resetovacího tlačítka). OSAZENÍ DESKY (HORNÍ STRANA): OSAZENÍ DESKY (SPODNÍ STRANA):

10 SCHÉMA ZAPOJENÍ:

11 SEZNAM SOUČÁSTEK: Qty Value Device Parts 1 10-XX S1 1 JP1E JP8 1 JP2Q JP4 4 JP6Q JP1, JP2, JP5, JP6 1 JP7Q JP7 1 LED3MM LED1 2 4K7 R-EU_R1206 R1, R2 1 4u7 CPOL-EUTT2D6L C3 1 7,3728 / 3,6864 MHz CRYSTALHC49U-V Q1 1 27C64/128/ C256AG IC3 2 33p C-EUC1206 C1, C2 1 74LV138A 74138A IC4 1 74LV4040A 4040A IC K R-EU_R1206 R n C-EUC1206 C4, C5, C6, C7, C8, C u CPOL-EUE22-6AXIAL C10, C R R-EU_R1206 R R R-EU_R1206 R DIODE-D-7.5 D1 1 HM62256LFP FP IC2 1 MAX707CSA/TPS MAX707CSA IC6 1 Z84C15FE Z84C15FE IC1

Podobné dokumenty

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná