1 Počítačové metody návrhu a realizace plošných spojů, OrCAD, Cadence, VHDL, Eagle

Transkript

1 1 Počítačové metody návrhu a realizace plošných spojů, OrCAD, Cadence, VHDL, Eagle 1.1 Počítačový návrh desek plošných spojů V současné době se při návrhu DPS ustupuje od ručního návrhu a téměř výhradně se používají počítačové programy CAD (Computer Aided Design), které pracují na počítačích řady IBM- PC. Je třeba si uvědomit, že i když návrh provádíme ručně, většinou je třeba stejně v závěrečné fázi jej zdigitalizovat i a to i v případě, že je matrice zhotovena ofotografováním ručně kreslené předlohy, abychom získali podklady pro výrobu DPS, hlavně soubory vrtání na souřadnicové vrtačce, pro osazovací a automaty apod. Výhody počítačového návrhu: podstatné zrychlení návrhu, a to i v případě, že nepoužijeme autorouter, možnost použití normalizovaných knihoven pro pouzdra součástek, schématické značky apod., zabezpečení stejných přesně definovaných podmínek v souladu s příslušnými normami, návrh není třeba dodatečně digitalizovat, snadno se dají utvořit soubory pro výrobu, osazování apod., při návrhu jsou omezeny, nebo úplně vyloučeny chyby způsobené lidským faktorem snadná archivace podkladů. Je třeba si uvědomit, že návrhové systémy jsou značně drahé a jejich nelegální používání je většinou zamezeno používáním hardwarového klíče. Při jeho pořizování je třeba ekonomicky zvážit výhodnost nákupu. Návrhových systémů je k disposici celá řada. Jedná se o speciální systémy pro plošné spoje, nebo je návrhový systém součástí komplexního grafického systému. Mezi nejznámější návrhové systémy pro plošné spoje patří EAGLE (PADS Software Inc.), OrCAD, REDCAD, smartwork, ADRIANE atd. Návrhový počítačový systém se většinou skládá z následujících funkčních bloků: editor pro kreslení schémat, editor kreslení spojů, autorouter, knihovny pouzder, symbolů a součástek, programy pro tvorbu technologických výstupů, programy pro tisk, další pomocné programy.

2 Návrh zapojení Simulace chování Praktické ověření funkce Návrhový systém Symboly Kontrola Kreslení schématu Součástky Kontrola Návrh plošného spoje Pouzdra Podklady pro výrobu DPS Podklady pro montáž DPS Osazení automatem Programy pro tisk Převodní programy pro jiné systémy Ostatní programy Obr.1: Návrh desky plošných spojů Editor pro kreslení schémat Tato část systému slouží pro vytvoření schématu navrženého zapojení. Schéma je možno sestavovat z pevně nadefinovaných prvků vybíraných z knihovny, nebo je vytvářet individuálně. Umožňuje vytvářet sběrnicovou strukturu zapojení, označit popisem jednotlivé součástky a části zapojení. Jeho součástí je i automatická kontrola chyb elektrického propojení (zkraty výstupu proti zemi a napájení, zkraty napájení, propojení výstupu navzájem, neošetřené vstupy a výstupy apod.). Je většinou uzpůsoben tak, aby vylučoval při popisu možnost chyb a neurčitostí (nelze označit dvě součásti stejně). Schéma zapojení je možno použít buď samostatně, nebo jej použít pro návrh DPS. Editor pro kreslení plošných spojů Umožňuje po umístění pouzder součástek vybíraných z knihovny do pracovního rozměru desky (pokud nepoužijeme Autorouter) ručně vytvářet kresbu desky plošného spoje vodiči definované šířky. Ruční návrh předpokládá mít připraven návrh desky plošného spoje (nemusí být ve skutečném měřítku).

3 Součástí editoru bývá stejně jako u kreslení schémat kontrola správnosti geometrie návrhu, což jsou kontroly izolačních vzdáleností mezi spoji, zkratů, použitých rozměrů pájecích ploch, průměru vrtaných děr, šířky spojů, lze provést kontroly umístění v rastru, úhly spojů, apod. Autorouter Jedná se o program, který automaticky navrhne plošný spoj tak, aby se vodiče nekřížily za dodržení předem definovaných podmínek návrhu (vzdálenosti mezi spoji, velikost a tvar plošek apod.). Pracuje většinou ve více etapách (tzv. průchodech). V prvních průchodech pokládá sběrnice, potom ostatní spoje a v dalších průchodech optimalizuje propojení.téměř vždy je možno jeho činnost přerušit a ručně zasáhnout do návrhu. Předem nadefinované spoje autorouter nemění (např. zemnění, choulostivé spoje z hlediska rušení, vazeb apod.). Autorouterů se vyskytuje velké množství. Výsledná kvalita nezávisí pouze na jeho dokonalosti, je také do značné míry ovlivněna úrovní přípravy podkladů (rozmístění součástek) pro jeho činnost. Většinou trvá optimalizace několik desítek minut a výsledkem je návrh spojů na úrovni několikadenní práce zkušeného vývojáře. Při návrhu velmi složitých desek s velmi jemným rastrem trvá optimalizace i několik hodin a výsledkem je kvalita propojení, kterou lze těžko ručně dosáhnout. Konečný výsledek je v každém případě ovlivněn tvořivou činností člověka [1]. 1.2 Počítačový návrh elektronických systémů v produktu EAGLE 4 EAGLE je u nás jeden z nejrozšířenějších a nejoblíbenějších systémů pro návrh plošných spojů. Systém vyvíjí a stále zdokonaluje německá firma CadSoft Computer GmbH z Pleiskirchenu. Sám Eagle patří mezi střední třídu CAD programů pro elektroniku. Důvody oblíbenosti Eaglu jsou zřejmé, jedná se o systém relativně snadno pochopitelný a naučitelný, se kterým se dají při troše pečlivosti vytvářet desky plošných spojů na profesionální úrovni. Další předností jsou rozsáhlé knihovny které výrobce k programu standardně dodává. V neposlední řadě k ještě větší oblibě a rozšíření programu určitě přispěje fakt, že výrobce uvolnil pro nekomerční využití programu a pro školství tzv. LIGHT verzi. Tato verze má tři omezení, maximální možná velikost desky je 100x80mm tj. polovina tzv. EURO desky, lze vytvářet pouze dvouvrstvé desky a dále nelze rozdělit schéma na více listů, ostatní funkce včetně plných knihoven jsou dostupné v plném rozsahu a odpovídají provedení které výrobce označuje jako PROFESSIONAL [2,3] Základní vlastnosti programu Návrhový systém EAGLE se skládá těchto modulů: Editor schémat (Schematic) Editor plošných spojů (Layout Editor) CAM processor generuje technologická data Editor knihoven Charakteristiky Eaglu : pracuje v rastru, rozlišení až 0,1 µm dopředná a zpětná anotace v reálném čase výkonný uživatelský jazyk, ULP

4 integrovaný textový editor dostupný pro Windows 95/98/NT4/2000 a Linux Editor desky: největší rozměr výkresu 1.6 x 1.6m (64 x 64 inch) až 16 signálových vrstev funkce vpřed/vzad pro LIBOVOLNÝ editační příkaz, do libovolné hloubky skriptové soubory pro dávkové zpracování příkazů kontrola pravidel návrhu Editor schémat až 99 listů jednoho schématu kontrola elektrických pravidel zapojení prohazování hradel a pinů vytvoření desky ze schématu jediným příkazem Autorouter ripup&retry router až 16 signálových vrstev nastavitelná strategie propojování pomocí váhových faktorů CAM Processor postscript perové plotry plotry Gerber soubory pro vrtačky Excellon a Sieb&Meyer pro vlastní výstupní zařízení snadno konfigurovatelný pomocí ASCII souborů ELECTRA externí autorouter pro EAGLE Tento program firmy ConnectEDA je výkonnější alternativa pro náročnější uživatele programu EAGLE. ELECTRA používá zcela jiný postup při pokládání spojů. Na počátku routování pokládá spoje nejkratším možným způsobem i za cenu přestupků (včetně zkratů). Po položení všech spojů začne autorouter postupně odstraňovat chyby, kterých se dopustil. Jeho velké rychlosti napomáhá i skutečnost, že pokládá spoje zásadně pravoúhle a teprve v poslední fázi úprav srazí rohy na diagonální. ELECTRA je tzv. shape-based autorouter. To znamená, že spoje neklade na rastr, protože tento způsob klade velké nároky na paměť počítače, a to zejména u velkých a vícevrstvých desek. Místo rastru eviduje polohu a velikost všech objektů na desce (pájecí plošky, via otvory, plošné spoje) a k tomu přidává nastavenou izolační mezeru. Tímto způsobem mapuje situaci na desce, nezatěžuje tolik paměť a podstatným způsobem zrychluje routování. ELECTRA pracuje se soubory *.DSN, návaznost na návrhový systém EAGLE je zajištěna prostřednictvím *.ULP a *.SCR souborů. Pomocí ULP převodníku se neoroutovaná deska navržená v programu EAGLE vyexportuje do souboru formátu DSN. Tento soubor se načte do autorouteru ELECTRA, kde se oroutuje podle strategie nastavené v programu EAGLE. Není třeba nic nastavovat, všechny potřebné parametry se převedou z programu EAGLE do autorouteru ELECTRA automaticky. Po oroutování se výsledný návrh desky vyexportuje z autorouteru ELECTRA do script souboru EAGLE (*.SCR), který se potom načte zpět do programu EAGLE [4].

5 1.2.3 B2 Spice A/D v.5 - simulátor pro EAGLE Tento program firmy Beige Bag Software, Inc je určený pro návrh, analýzu a simulaci analogových, digitálních i smíšených elektronických obvodů. Analogová část simulátoru je založena na algoritmech Berkeley SPICE a Xspice simulátoru, digitální část využívá vlastní algoritmus B2 Logic. Program umožní provádět simulace jako jsou DC Sweep, AC Sweep, Transient, Sensitivity, Pole-Zero, Fourier, Distortion analysis a další. Databáze modelů součástek simulátoru vychází ze součástkové základny těchto výrobců: Analog Devices, Burr Brown, Comlinear, Motorola, National Semiconductor,Texas Instruments, Apex, Amp, Elantec, Maxim, Linear Technology, Zetex a další [4]. 1.3 Počítačový návrh elektronických systémů produkty OrCAD10 Využití výpočetní techniky při návrhu desek plošných spojů poskytuje návrháři velmi mocné nástroje. Nejde jen o vlastní grafické rozhraní pro nakreslení schématu a návrh plošného spoje. Návrhové systémy pro elektroniku obsahují mnoho vstupů a výstupů, které usnadňují vlastní návrh, ale i jeho další zpracování jak do podoby formální projektové dokumentace, tak do elektronické formy technologických dat, potřebných pro výrobu. Naprostý průlom v efektivitě páce zaznamenal nástup návrhových systémů pracujících v prostředí operačního systému Windows, umožňujícím práci ve více oknech, případně ve vícemonitorovém systému s možností komunikace mezi nimi, Zároveň je tak možné pracovat se schématem, mít rozpracovaný návrh desek plošného spoje, v textovém editoru nebo tabulkovém procesoru pracovat s databázi položek vlastních součástek, případně provádět simulaci činnosti elektronického obvodu. Schopnost návrhových programů promítat dodatečné opravy ve schématu do rozpracovaného nebo již hotového návrhu desky plošných spojů, považujeme již za samozřejmost. Zvyšování výpočetního výkonu počítačů umožňuje nástup výkonných interaktivních simulátorů, routerů a autorouterů při současné kontrole návrhových pravidel v reálném čase. To vše představuje neocenitelný nástroj zvýšení výkonnosti, umožňující návrháři věnovat se tomu, co navrhuje, více než tomu, jakým způsobem se produkty ovládají.

6 Obr.1: Princip elektronického návrhu systémem OrCAD OrCAD má filozofii návrhu schématu, desek plošných spojů a obvodových simulací založenu na samostatných produktech, přičemž programy mezi sebou komunikují v reálném čase. Pro návrh schématu se používá Capture resp. Capture CIS, umožňující práci s knihovnami schématických značek, resp. databázi součástek, návrhem schématu a s výstupy pro další zpracování, jako například DPS, analogové nebo číslicové simulace, návrh programovatelných obvodů atd. Program poskytuje mnoho nástrojů pro další zpracování jako netlist, materiálová rozpiska, apod. Obvodové simulace se provádějí v programu PSpice, který umožňuje simulaci jak analogových tak i číslicových obvodů. Přístup do simulátoru je možný přímo z programu Capture. Pro návrh DPS je k dispozici produkt OrCAD Layout, který umožňuje vlastní návrh DPS, práci s knihovnami pouzder součástek a výstupy pro výrobu a osazování DPS. V rámci programového balíku OrCAD Layout je k dispozici přímý vstup do Autorouteru SPECCTRA a dále programy GarbTool pro předvýrobní zpracování dat, mechanický 2D editor IntelliCAD a převaděče pro import a export návrhu DPS mezi jednotlivými návrhovými systémy, jako např. PCB386+, PCAD, PADS atd. Jak již bylo řečeno, komunikace mezi jednotlivými produkty probíhá v reálném čase. To znamená, že například při umístění napěťové sondy do schématu se okamžitě objeví průběh napětí uzlu v grafickém rozhraní PSpice, při kliknutí na součástku ve schématu se zvýrazní její pouzdro na desce plošného spoje a naopak, při kliknutí na součástku nebo na spoj v Layoutu se zvýrazní součástka nebo spoj ve schématu OrCAD Layout návrh DPS Obdobně jako u schématu, tak i návrhu desky plošného spoje je nutné nejdříve věnovat pozornost systému knihoven. U pouzder je především nutné zkontrolovat, případně nastavit rozměry padstacků dle aktuálního stavu dostupných technologií výroby desek

7 plošných spojů. Pro editaci, prohlížení a vytváření knihoven prvků (pouzder součástek) je k dispozici samostatný editor Library Manager. Pouzdra součástek jsou organizována jsou organizována v knihovnách (souborech) podle určitých kritérií. Program nabízí přes 60 knihoven s více než 3000 pouzdry. K dispozici jsou pouzdra úrp klasickou montáž, SMT i BGA. Pouzdro je definovano vývody a montážními otvory, mechanickými obrysy včetně výšky, textovými popisy, těžištěm součástky, chladící plochou atd. Při vytváření nových pouzder součástek je možné využít generátor polí padstacků (Pad Array Generator), k dispozici je knihovna předdefinovaných padstacků (Padstack Library). Schéma vstoupí do návrhu DPS v Layoutu prostřednictvím netlistu. Zároveň dalším vstupem programu je tzv. technologický soubor, který může obsahovat obrysy již dříve vytvořené DPS, nastavení počtu vrstev, barev zobrazení, izolačních vzdáleností, strategie pro autorouter atd. Mocným nástrojem je systém zpětné anotace, který dává možnost přenášet do schématu nejen změny, provedené na DPS, ale i další informace, jako jsou konkrétní poloha součástky na DPS a vlastnosti uzlů. To vše mimo jiné zvyšuje informační hodnotu schématu při dlouhodobé archivaci GerbTool předvýrobní zpracování dat Vstupními soubory do programu jsou vygenerována gerberovská data pro jednotlivé vrstvy a dále data pro souřadnicové vrtání ve formátech, přímo generovaných Layoutem. V GerbToolu je možné tato data dále zpracovávat. Program umožňuje například vytváření technologických návrhových pravidel, automatické potlačování přesahu servisního potisku přes pájecí plošky, tvorbu technologického okolí, důležitého pro výrobu desek plošných spojů, exportování výrobních dat v různých formátech (Gerber, Barco, IPC D350/356, Sieb&Meyer, Excellon, DXF, postscript, bitmapa, HPGL atd.). Pomocí formátovacích filtrů je možné do GerbToolu načíst gerbrovská data a data pro souřadnicové vrtání z jiných návrhových systémů IntelliCAD mechanický editor Vstupem a výstupem editoru jsou soubory ve formátech DXF a DWG. Program umožňuje standardní práci na mechanických výkresech. S programem Layout si předává data obousměrně ve formátech DXF. To znamená, že DPS v jakékoliv fázi návrhu můžeme exportovat z Layoutu do formátu DXF, v IntelliCADu provést mechanické úpravy (například změnit desky plošného spoje) a tyto opět přes formát DXF importovat do Layoutu. Program umožňuje 3D zobrazení DPS v různě natočených pohledech SPECCTRA autorouter a interaktivní router Autorouter Cadence SPECCTRA for OrCAD je špičkový nástroj pro automatický, autointeraktivní u manuální návrh DPS. Je určen k práci na deskách od jednoduchých až po složité, s nízkou i vysokou hustotou spojů. Vstup do autorouteru je možný přímo z programu Layout. SPECCTRA používá výkonné bezrastrové algoritmy, umožňující účinné využití plochy desky, určené k routování. Pracuje buď podle povelu návrháře, volených myší v nabídce, napsaných na příkazové řádce, případně na základě načtení dávkového souboru (.DO file). Má též řadu funkcí pro interaktivní návrh DPS, které umožní uživateli při ručním řízení využívat výhody automatického návrhu. Jmenujme například posouvání a uhýbání stávajících spojů v reálném čase, vyhledávání místa pro prokovy, diagonální a paralelní routing, kopírování spojů atd. Přechod zpět do Layoutu se provede pouhým zavřením aplikace SPECCTRA s uložením DPS [5].

8 1.4 Návrh číslicových systémů v jazyce VHDL Úvod Název VHDL představuje akronym VHSIC Hardware Description Language. Samo označení VHSIC je další akronym představující název projektu, v rámci něho. byl jazyk VHDL zpracován, a znamená Very High Speed Integrated Circuits. I když označení VHDL v tomto kontextu není příliš přiléhavé, vžilo se a obecně se používá. Jazyk VHDL byl původně vyvinut především pro modelování a simulaci rozsáhlých systémů. Na mnoha jeho konstruktech je to znát, některé z nich nemají pro syntézu vůbec význam. Základní vlastnosti jazyka VHDL: 1. Je to otevřený standard (open standard). K jeho použití pro sestavení návrhových systémů není třeba licence jeho vlastníka, jako je tomu u jiných jazyků HDL (například u jazyka ABEL). To je jeden z důvodů, proč je tento jazyk v návrhových systémech často používán. 2. Umožňuje pracovat na návrhu, aniž je předtím zvolen cílový obvod. Ten může být zvolen až v okamžiku, kdy jsou známy definitivní požadavky na prostředí, v němž má navrhovaný systém pracovat, a je možno cílový obvod měnit podle potřeby při zachování textu popisujícího systém, může být zvolen obvod PLD nebo FPGA. (Device-independent design). 3. Je možno provést simulaci navrženého obvodu na základě téhož zdrojového textu, který pak bude použit pro syntézu a implementaci v cílovém obvodu. Zdrojový text je možno zpracovávat v různých simulátorech a v syntetizérech různých výrobců. Odsimulovaný text může být použit v dalších projektech s různými cílovými obvody, co. je podporováno hierarchickou strukturou jazyka. Této vlastnosti jazyka se říká přenositelnost (portability) kódu. 4. V případě úspěšného zavedení výrobku na trh lze popis modelu systému v jazyku VHDL použít jako podklad pro jeho implementaci do obvodů ASIC vhodných pro velké série. Některé námitky proti VHDL: 1. Jazyk VHDL je dosti upovídaný, jazykové konstrukty nejsou navrženy tak, aby zdrojový text byl stručný a při popisu modelu určitého systému se setkáme s opakováním bloků stejného znění. Ty je však možno snadno vytvářet využitím kopírování a podobných možností současných editorů. 2. V jazyku VHDL je možno vytvořit neefektivní konstrukce, efektivnost nebo její nedostatek nemusí být na první pohled ze zdrojového textu patrné. To je však vlastnost i jiných jazyků vyšší úrovně a výsledná efektivnost konstrukce závisí nejen na kvalitě programových návrhových prostředků, ale také na zkušenosti konstruktéra (návrháře). Jak vyzrávají návrhové systémy, přebírají na sebe stále vět.í díl potřebné dovednosti a chytrosti., dříve nezbytných u konstruktéra. Tyto vlastnosti samozřejmě bude konstruktér nadále potřebovat, budou však nasměrovány poněkud jinak ne. dříve. Základní verze jazyka VHDL byla přijata jako standard IEEE číslo 1076 v roce Konstrukty odpovídající tomuto standardu se označují jako konstrukty jazyka VHDL-87. Podobně jako dal.í standardy IEEE, i tento standard se v pravidelném pětiletém intervalu

9 aktualizuje. Upravená verze standardu byla přijata v roce 1993, odkazuje se na ni jako na standard VHDL-93. Lze očekávat,.e v krátké době vyjde dal.í aktualizace, patrně s označením VHDL-98. V tomto textu je popsána především verze VHDL-87. Některé doplňky verze VHDL-93, které jsou důležité pro syntézu, jsou uvedeny s patřičným upozorněním. Vedle jazyka VHDL se setkáme také s jazykem Verilog, který má podobné použití. Uvádí se,.e jazyk VHDL je rozšířený zejména v Evropě, zatímco Verilog se používá hlavně v asijských zemích. V USA se používají oba tyto jazyky. V současné době existuje existují návrhové systémy, které jsou na různé úrovní vyzrálosti a inteligence. Obecně je možno říci, že čím blíže odpovídá popis skutečné fyzické realizaci popisované struktury v cílovém obvodu, tím pravděpodobnější je optimální výsledek syntézy. Například některé způsoby behaviorálního popisu s algoritmickým charakterem mohou působit při syntéze problémy, i když jsou syntakticky správné, protože zapojení, které má být výsledkem syntézy, žádný algoritmický charakter ve skutečnosti nemá. Začneme-li pracovat s novým systémem, je vhodné ověřit si na jednoduchých příkladech, zda syntéza probíhá podle očekávání. Někdy se může stát, že zdánlivě jasný text je syntetizován do struktury, která obsahuje nadbytečnou logiku, případně její část může být nevhodná (například s hazardy) nebo úplně nefunkční. Je však možno očekávat, že průběhem doby budou programové bloky představující nástroje pro syntézu, v angličtině zvané synthesis tools (my jim říkame syntetizéry) stále dokonalejší a problémů bude čím dál méně. K přenositelnosti kódu je nutno připojit poznámku. Jazyk VHDL je velmi rozsáhlý. Byl původně určen především pro simulaci velkých číslicových systémů. Jeho použití pro syntézu číslicových systémů se začalo rozpracovávat později a využívá se při něm jen část jeho prostředků. V počátečních fázích tohoto směru využití jazyka VHDL byly vytvářeny jednoduché syntetizéry se značně omezeným rozsahem prostředků jazyka, které jimi byly podporovány. Postupně, jak syntetizéry vyspívaly, tento rozsah se rozšiřoval. Proto je možno očekávat, že základní konstrukty jazyka budou různými syntetizéry zpracovány stejně, ale neobvyklé způsoby popisu a některé vyšší jazykové struktury mohou dávat různé výsledky při zpracování různými syntetizéry. Je také nutno počítat s tím, že různé syntetizéry podporují odlišný rozsah prostředků jazyka. Postupem doby, jak budou syntetizéry vyzrávat, se patrně bude rozšiřovat oblast jazykových konstruktů využitelných v syntéze, které budou dávat výsledky syntézy skutečně nezávislé na použitých návrhových systémech Postup při návrhu číslicového systému v jazyce VHDL Při řešení úkolu spočívajícího v návrhu složitého číslicového systému (či subsystému) například procesoru, paměťového subsystému počítače a podobně není často možné celý systém zpracovávat jako celek, protože jeho složitost se od určitého stupně vymyká možnostem konstruktéra podržet si v hlavě vše, co je potřeba ke globálnímu a přitom dostatečně podrobnému pohledu na navrhovaný systém. Proto se postupuje obvykle tak, že se po formulaci zadání snažíme celý systém rozdělit na dílčí subsystémy, jejichž zpracování (návrh, analýza atd.) je již jednodušší. V případě potřeby v dělení těchto subsystémů na ještě jednodušší části pokračujeme, až se dostaneme na úroveň složitosti, kdy je již podrobný návrh jednotlivých částí proveditelný. Vzniká tak hierarchická struktura. To je postup, který se nazývá návrh shora dolů, který z metodického hlediska představuje ideální přístup. Nezřídka však musíme při realizaci bloků nejnižší úrovně vycházet z možností daných technologií realizace systému (strukturálními zvláštnostmi použitých cílových obvodů), takže je nutno výše stojící hierarchické bloky této technologii přizpůsobit. Je pak nutno konstrukci procházet obráceným směrem postup zdola nahoru.

10 Obvykle se snažíme rozdělit systém tak, aby bylo možno popsat bloky nejnižší úrovně behaviorálním stylem nebo stylem představující popis toku dat. Typickými subsystémy, které se obvykle popisují behaviorálním stylem, jsou například: 1. převodníky kódů, dekodéry, enkodéry, 2. registry paralelní a sériové, čítače, 3. jednodušší stavové automaty. V poslední položce je slovo jednodušší z toho důvodu, že téměř všechny dnes používané číslicové systémy je možno pokládat za stavové automaty a teoreticky je možné řešit je odpovídajícími způsoby. Je-li však počet možných stavů takového automatu větší než několik desítek, je obvykle příliš obtížné přistupovat k němu metodami užívanými pro práci se stavovými automaty. Takové systémy se pak snažíme rozdělit na jednodušší části, jak bylo popsáno výše. Bloky popsané behaviorálním stylem je pak nutno vhodně propojit, jak to vyžaduje funkce systému. Popis propojení takto vytvořených bloků (a samozřejmě nejen jich, ale jakýchkoliv bloků) umožňují jazyky HDL pomocí strukturálního stylu. Tento popis odpovídá blokovému schématu a je v podstatě jeho textovým vyjádřením. Z hlediska snadnosti pochopení funkce popisovaného bloku je strukturální styl popisu mnohem méně přehledný než styl behaviorální, a nutnost použít jej pro popis propojení ve vyšších úrovních hierarchie je možno v tomto smyslu považovat za určité slabé místo jazyků HDL. Pro dokumentaci může proto být výhodné kombinovat textové formy popisu s formami grafickými, tabulkovými, případně s dalšími, které často bývají pro popis struktury přehlednější než textový popis v jazyku HDL. V jednodušších návrhových systémech je možno pracovat pouze s textovou formou popisu a jeho grafickou formu je nutno vytvořit jiným způsobem v krajním případě ručně, je však možno použít také různých editorů umožňujících práci s jednoduchými grafickými objekty. Při zpětné anotaci je pak přirozeně nezbytné vrátit se do příslušného editoru a zde provést příslušné změny. Moderní složité návrhové systémy mají často v sobě zahrnuty prostředky pro více různých způsobů popisu, mezi nimi i pro grafické formy, a ty nejpokročilejší jsou schopny provádět automaticky i zpětnou anotaci. Příkladem je systém FPGA Advantage firmy Mentor Graphics. Podstatné zde je, že takové systémy jsou schopny ke grafické formě popisu automaticky vygenerovat popis textový a naopak. (Je zde určitá analogie s asemblery a disasemblery mikropočítačů.) Tím je zajištěna přenositelnost kódu (textové formy popisu) mezi návrhovými systémy, která je dána standardy platnými pro jazyky HDL. Pro dokumentaci pak mohou být výhodně použity ty formy popisu, které jsou nejpřehlednější, i když jejich přenositelnost mezi různými systémy je omezená. Obr.1: Postup pří návrhu číslicového systému v jazyce VHDL

11 Popis subsystému Nejjednodušším prostředkem pro vytvoření popisu jsou textové editory. Návrhové systémy obsahují často editory s některými speciálními vlastnostmi, které usnadňují zápis zdrojového textu. Takovou vlastností bývá například zobrazení klíčových slov a některých dalších prvků textu (konstant, komentářů a podobně) jinou barvou než zobrazení základního textu, což umožňuje snadno kontrolovat dodržení některých pravidel syntaxe. Zápis textu bývá usnadněn použitím šablon (template) některých jazykových konstruktů. Pro zápis zdrojového textu je však možno použít prakticky libovolného textového editoru, který umožňuje vytvoření holého textu, tj. textu bez formátovacích znaků, a tento text pak dále zpracovávat stejně jako texty vytvořené editorem návrhového systému. Dokonalejší návrhové systémy umožňují užití některých grafických způsobů popisu, jako jsou prostředky pro kreslení stavových diagramů, pravdivostních tabulek a další, a poskytují možnost automatického převedení těchto způsobů popisu do jazyka HDL, popřípadě i zpětnou anotaci. Tradiční způsoby vytváření schémat v editorech, jako jsou OrCAD a podobně, jsou zejména mezi staršími konstruktéry dobře známé a je často možno využít jich pro převod do formátu, který jsou schopny zpracovat návrhové systémy. Výhodou je především, že lze využít dosavadních znalostí práce s editory schématu. Při simulaci konstrukce tímto způsobem popsané však je nutné pracovat se simulátory, které dokážou zpracovávat vstupní informace v tomto formátu, které již nejsou tak běžné, nebo převést tyto informace do formátu (například do některého jazyka HDL), s nimiž mohou pracovat standardní simulátory. To ovšem pak předpokládá, že pro ladění by měl mít konstruktér určité znalosti tohoto jazyka. Jazyky HDL slouží také pro přenos informací mezi různými návrhovými systémy. Mnoho firem a dalších organizací proto požaduje po svých partnerech, aby zpracovávali dokumentaci právě v jazycích HDL, v evropských firmách se žádá obvykle dokumentace v jazyku VHDL. Syntéza Syntézou se rozumí převod informace ze vstupního tvaru (textového či grafického) do některého z forem, kterou mohou dále zpracovávat implementační nástroje. Provádí se programovým nástrojem, kterému říkáme syntetizér. Velmi často používaným formátem, v němž syntetizéry poskytují výsledky své činnosti, je formát EDIF. Při syntéze se obvykle již provádí optimalizace se zaměřením na určitou technologii, v níž bude dále navrhovaná konstrukce realizována. Technologií se zde rozumí i struktura určité skupiny ( rodiny ) cílových obvodů, které často obsahují vedle univerzálních struktur (struktury PAL, PLA apod.) i specifické struktury umožňující zvýšení efektivnosti využití prostředků dostupných v obvodu (např. struktury pro alokaci a sdílení termů) nebo podporující některé typy realizovaných operací (sčítačky a další aritmetické obvody, komparátory a podobně). Implementace Při implementaci se již vytváří struktura odpovídající určitému konkrétnímu cílovému obvodu, který patří do skupiny, pro niž byla provedena syntéza. Výsledkem implementace bývá soubor, který obsahuje údaje pro naprogramování (personifikaci) struktury cílového obvodu, například soubor JEDEC pro obvody PLD. Simulace Simulací si konstruktér ověřuje, zda vytvořený model navrhovaného (sub)systému pracuje podle požadavků zadání [6].

12 2 Literatura [1] Vladislav Musil: Návrh a konstrukce elektronických přístrojů [2] Kamil Vrba: Konstrukce elektronických zařízení - návrh plošných spojů [3] [4] [5] Vít Záhlava: OrCAD 10, Grada [6] Jaromír Kolouch: Programovatelné logické obvody