Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni
Hierarchire pamětí Miroslav Flídr Počítačové systémy LS 2006-2/21- Západočeská univerzita v Plzni
ělení vnitřních pamětí ělení pamětí podle různých kritérií: výrobní technologie (bipolární unipolární tranzistory) provozní režim (SRAM, RAM) způsob práce s daty (pouze čtení zápis/čtení, náhodný sekvenční) závislost na napájecím napětí volatilní - ztrácejí obsah při odpojení napájení nevolatilní - uchovávají obsah i bez napájení Typ paměti Kategorie Výmaz Zápis Stálost Random Access Memory (RAM) zápis i čtení elektricky po bytech elektricky volatilní Read Only Memory (ROM) maskou pouze čtení není možný Programable Memory (PROM) Erasable PROM (EPROM) UV zářením po čipech nevolatilní elektricky Electricaly erasable PROM (EEPROM) převážně čtení elektricky po bytech Flash pamět elektricky po blocích Miroslav Flídr Počítačové systémy LS 2006-3/21- Západočeská univerzita v Plzni
Obecná pamět Obecné rozhranní paměti adresní vodiče - slouží k výběru pozice pamět ové buňky v pamět ovém čipu a určují adresní prostor, kam je čip mapován datové vodiče - určené k přenosu dat z/do pamět ového čipu výběrové vodiče - povolují činnost pamět ového čipu (CS, CE) řídicí vodiče - řídí režim práce s pamětí (tj. zda probíhá čtení OE nebo zápis WE) Obecná struktura paměti organizace do matic pamět ových buněk pamět ové buňky se projevují dvěma stavy reprezentující binární hodnoty 0, 1 Miroslav Flídr Počítačové systémy LS 2006-4/21- Západočeská univerzita v Plzni
Logické obvody Základní stavební prvky logických obvodů Prvky sestavené z bipolárních tranzistorů +V CC +V CC +VCC Vout Collector V1 Vout V out Vin V2 V1 V2 Base Emitter invertor (a) NAN (b) brána NOR (c) brána Symboly a chování základních typů bran A NOT X A NAN X A NOR X A AN X A OR X B B B B A X 0 1 1 0 A B X 0 0 1 0 1 1 1 0 1 1 1 0 A B X 0 0 1 0 1 0 1 0 0 1 1 0 A B X 0 0 0 0 1 0 1 0 0 1 1 1 A B X 0 0 0 0 1 1 1 0 1 1 1 1 A B XOR 0 0 0 0 1 1 1 0 1 1 1 0 A B A B (a) (b) (c) (d) (e) (a) (b) Miroslav Flídr Počítačové systémy LS 2006-5/21- A Západočeská univerzita v Plzni A
Pamět SRAM Základní vlastnosti paměti SRAM hlavní předností je rychlost nevýhodou je složitá pamět ová buňka (4 6 tranzistorů) vysoká cena realizovány jako bistabilní klopný obvod používány pro malé, rychlé paměti (vyrovnávací paměti, registry) pamět ové buňky uspořádány do matice řádková a sloupcová adresa buňky poskytnuta současně Realizace jedné buňky paměti SRAM klopným obvodem (11 tranzistorů) Miroslav Flídr Počítačové systémy LS 2006-6/21- Západočeská univerzita v Plzni
2- organizace paměti SRAM Miroslav Flídr Počítačové systémy LS 2006-7/21- Západočeská univerzita v Plzni
Příklad 4 x 3bitové paměti (1- organizace) ata in I2 I 1 I 0 Write gate Word 0 Word 0 select line Word 1 A 1 A0 Word 1 select line Word 2 Word 2 select line Word 3 CS R CS R O 1 O2 O 3 OE Output enable = CS R OE Miroslav Flídr Počítačové systémy LS 2006-8/21- Západočeská univerzita v Plzni
Vlastnosti paměti RAM Pamět RAM Srovnání se SRAM pomalejší než SRAM obecně mají mnohem větší kapacitu než SRAM jednodušší struktura buňky energeticky náročnější Základní vlastnosti RAM paměti data uložena na kondenzátoru nutno obnovovat náboj (refresh) refresh prováděn speciálním obvodem paměti a navíc při každém čtení a zápisu počet adresních vodičů redukován dekompozicí na adresu řádku a sloupce v pamět ové matici (čtených po sobě) adresace kontrolována signály RAS (Row Addess Strobe) a CAS (Column Address Strobe) Miroslav Flídr Počítačové systémy LS 2006-9/21- Západočeská univerzita v Plzni
Vlastnosti paměti RAM Struktura RAM paměti Miroslav Flídr Počítačové systémy LS 2006-10/21- Západočeská univerzita v Plzni
Metody refreshe RAS refresh nejjednodušší a hojně používaná metoda provádí se postupné adresování řádku (aktivní jen signál RAS) Pamět interně načte data z jednoho řádku a zesílí je (nedostanou se na výstup, protože není aktivován CAS) nevýhodou, že je potřeba externí logika, která postupně generuje adresy řádku Miroslav Flídr Počítačové systémy LS 2006-11/21- Západočeská univerzita v Plzni
Metody refreshe CAS-before-RAS refresh nejvýznamnější metoda refreshe čas od času řadič paměti vygeneruje sekvenci, kdy CAS předchází RAS signál vnitřní čítač určuje adresu řádku po každém cyklu je čítač inkrementován Miroslav Flídr Počítačové systémy LS 2006-12/21- Západočeská univerzita v Plzni
Metody refreshe Skrytý refresh nejelegantnější řešení, vlastní refresh je skryt za běžný cyklus čtení ponechána hodnota CAS signálu a přepne se RAS signál data čtená během cyklu zůstávají platná i během refreshe úspora času, protože refresh cyklus je kratší než cyklus čtení čítač adresy je součástí paměti nemění-li se dostatečně dlouho CAS, pak je možné provést více cyklů přepínáním RAS Miroslav Flídr Počítačové systémy LS 2006-13/21- Západočeská univerzita v Plzni
Základní typy pamětí FPM a EO RAM Vlastnosti FPM (Fast page mode) RAM původní forma RAM po přivedení RAS signálu je načten celý řádek v řádku se postupně vybírá CAS signálem urychlení díky vynechání výběru řádku nibble mód - sekvenční čtení při čtyřech následujících CAS pulsech (adresa sloupce generována interně) Vlastnosti EO (Extended data-out) RAM nová adresace před dokončením přenosu dat adresy sloupců jsou vysílány rychleji po sobě Single-cycle varianta - sekvenční čtení v jednom cyklu Miroslav Flídr Počítačové systémy LS 2006-14/21- Západočeská univerzita v Plzni
Základní typy pamětí SRAM SRAM (Synchronous dynamic random access memory) synchronizuje se k časovacímu signálu signály RAS, CAS, WE a CS určují řídící příkaz (read, write, burst stop,... ) činnost řízena konečným automatem na základě hodin umožňuje pipelining podporuje burst mód při sekvenčním čtení (najednou čte 2-4 x 64bitů) používá interleaving (pamět rozdělena do bank) obsahují 10-ti bitový mode register určující režim činnosti Miroslav Flídr Počítačové systémy LS 2006-15/21- Západočeská univerzita v Plzni
Základní typy pamětí R SRAM R (ouble data rate) SRAM přenesení dvou bitů v jednom hodinovém taktu délka burst čtení musí být alespoň dvojnásobku šířky datové sběrnice, aby se projevilo zrychlení oproti SRAM R2 varianta ještě interně půli frekvenci časovače zjednodušení řídicí protokol (např. zrušen příkaz burst stop) čtení minimálně 4 následujících slov R3 varianta čtení minimálně 8 následujících slov nový příkaz "burst chop" umožňující současné čtení 4 slov Miroslav Flídr Počítačové systémy LS 2006-16/21- Západočeská univerzita v Plzni
Pamět ROM Obsah paměti je určen již před výrobou - paměti se vyrábějí naprogramované ve velkých sériích programování se provádí až v poslední fázi výroby pomocí masky Realizace paměti ROM Miroslav Flídr Počítačové systémy LS 2006-17/21- Západočeská univerzita v Plzni
Pamět PROM obsah paměti lze naprogramovat jen jednou programování se provádí průchodem vhodným napětím po určitou dobu v potřebné pamět ové buňce sestává a matice tavitelných propojek Realizace paměti PROM 0 1 Miroslav Flídr Počítačové systémy LS 2006-18/21- Západočeská univerzita v Plzni
Paměti EPROM, EEPROM EPROM - pamět lze programovat vícekrát před programováním je nutné vymazat UV zářením informace uchována nábojem na izolovaném hradlu tranzistoru EEPROM - elektricky programovatelná a mazatelná pamět ; mazání probíhá pulsem opačnou polaritou pulsu než programování Princip pamětí EPROM, EEPROM, Flash Miroslav Flídr Počítačové systémy LS 2006-19/21- Západočeská univerzita v Plzni
Flash pamět Základní vlastnosti specifický typ EEPROM zápis a mazání po velkých blocích/sektorech technologie NOR (možné adresovat přímo buňku) x NAN SLC (Single-Level Cell ) x MLC (Multi-Level Cell) NOR technologie každá buňka paměti individuálně adresovatelná možnost zápisu po slovech delší časy čtení a zápisu umožňuje náhodný přístup a přímé vykonávání kódu programování metodou hot-elektron injection výmaz tunelováním Miroslav Flídr Počítačové systémy LS 2006-20/21- Západočeská univerzita v Plzni
Flash pamět NAN technologie menší buňky a spotřeba a kratší časy čtení a zápisu programování i výmaz tunelováním výhodné pro sekvenční přístup vyžadují správu vadných bloků (bud v driveru nebo řídicí logice) k prevenci tzv. wear levelingu už z výroby mohou mít chybné bloky (označené) nižší cena snese více zápisů než NOR (cca. 1 mil.) vyžaduje mechanismus korekce chyb (ECC) Typy organizace Flash paměti - symetrické x asymetrické Bulk erase Flash - cela pamět tvoří jeden blok Boot block Flash - dva druhy bloků (parametry, data) FlashFile Flash - stejně velké bloky (např. po 128Kb) Miroslav Flídr Počítačové systémy LS 2006-21/21- Západočeská univerzita v Plzni