Pi Principy i počítačů čů PAMĚŤOVÝ SUBSYSTÉM z HW pohledu 640 kb ought to be enough for anybody. Bill Gates, 1981
Literatura http://www.tomshardware.com http://www.play-hookey.com/digital/ Hewlett-Packard: Memory technology evolution: an overview of system memory technologies (technology brief)
Parametry paměti kapacita objem informace, který je možno uchovat v jedné paměťové jednotce (b (obvykle ve slovech nebo bt bytech) velikost slova velikost přirozené jednotky paměti (obvykle počet bitů, pomocí kterého je slovo reprezentováno) přenosová jd jednotka počet datových elementů, které je možno přenést v 1 kroku (obvykle počet bitů (hl. paměť) nebo bloků (sek. paměť))
Parametry paměti přenosová rychlost rychlost, kterou mohou být data přenášena do/z paměti (špičková (p vs. zaručená) vybavovací doba čas, za který je paměť schopna vyřídit požadavek cyklus paměti doba mezi dvěma bezprostředně za sebou jdoucími požadavky přístupová metoda
Kritéria dělení pamětí funkce způsob přístupu technologie vnitřní organizace detekce / opravy chyb umístění ítě ív systému...
Dělení pamětí podle funkce ROM read only memory RWM read-write memory Speciální IRAM (Intelligent RAM) CRAM (Crypting RAM)... (WORM write once, read many)
Varianty ROM Mask ROM PROM EPROM EEPROM FLASH RWM DRAM SRAM Speciální IRAM CRAM
Dělení podle způsobu přístupu 1/2 RAM Random Access Memory všechna paměťová místa mají svou adresu k paměťovým místům může být přistupováno v libovolném pořadí doba přístupu nezáleží na předchozí adrese, je konstantní SAM Sequential Access Memory paměťová místa nemusejí mít svou adresu přístup sekvenční doba přístupu je závislá na vzdálenosti od počátku
Dělení podle způsobu přístupu 2/2 DAM Direct Access Memory paměťová místa mají jednoznačné adresy přístup ke konkrétnímu místu je složitější např. kombinací výběru paměťové oblasti a sekvenčního přístupu v rámci této oblasti AAM Associative Access Memory CAM Contents-Addressable Memory přístup kdtů datům ne podle adresy, ale podle (části) obsahu obvykle paralelní l prohledávání á
Technologie pamětí Pre-elektronické relé, zpožďovací linky, ferritová pole Elektronické RAM, FLASH, Magnetické bubny, b pásky, disky Optické CD, DVD, MD (chemické, biologické... )
Elektronické paměti Statické pro udržení dat není třeba periodicky obnovovat Dynamické pro udržení obsahu paměti je třeba obnovování oba typy jsou volatile!
Statická paměť Záchytné a klopné obvody klopný obvod typu D ~ 9 hradel ~ 18 tranzistorů
Statická paměť Buňka paměti SRAM dvojice invertorů + řídící tranzitory celkem 6 tranzitorů na 1 buňku
Statická paměť SRAM v maticovém uspořádání vysoká hustota adresace výběr řádku čtení sloupců
Statická paměť Kapacita výška (počet slov) šířka (v bitech)
Dynamická paměť - destruktivní čtení - limitovaná i doba uložení + malý počet součástek Příklad realizace dynamické paměti pomocí kondenzátoru a tranzistoru
příklad organizace paměti X paměť addr Y Y-gating data
typická organizace DRAM paměti řídící í logika X paměť addr RAS CAS WE Y sense amps Y-gating data
Zvyšování výkonu DRAM (Nibble Mode Access využita lokalita přístupu po vystavení dat možno pulsy ~CAS získat 4 po sobě jdoucí data) Page Mode Access signál ~RAS podržen => data držena sense amps signál ~CAS a sloupcová adresa měněny podle potřeby Fast Page Mode Access podobné PM ~RAS není držen po celou dobu => snížená spotřeba
Zvyšování výkonu DRAM HyperPage Mode Extended DataOut = EDO datový výstup může být zachován i přizměně adresy Burst EDO = BEDO čtení / zápis formováno po čtyřech => interní změna dvou bitů adresy místo celé Video DRAM = VRAM přidán posuvný registr jako druhý interface, kam je zkopírován vystavený řádek 1280x1024x70 = 90 MB/s ~ 1 B / 11 ns
Synchronní / asynchronní přístup asynchronní pro dokončení operace je třeba časové kvantum synchronní operace zcela řízena jednotným tikáním hodin
Synchronní přístup k paměti eliminace dodatečných signálů, jednotné časování, zjednodušení interface JEDEC SDRAM (PC66 SDRAM) dual-bank architektura možnost burst mode (1,2,4,8,page) 83 / 100 MHz (12 / 10 ns) chipy přidání SPD chipu pro identifikaci PC100 SDRAM specifikace Intel pro systémy > 83MHz
Double Data Rate = DDR SDRAM Standard JEDEC omezen 125MHz výstup aktivován jak na náběžné, tak na sestupné hraně hodinového signálu Rambus DRAM Rambus a Intel celková změna interface (8-bit command + 18-bit data) 1,6GB/s Base, Standard, Direct 800MHz 24GB/ 2.4GB/s, 1 packet t/8 clocks
DDR2 až 800MHz (PC2-6400) burst oriented - 4/8 CAS latency = (2) 3, 4, 5 (DDR: 1.5, 2, 2.5) Write latency = CAS-1 (DDR: 1T) interně 100Mhz
DDR3 další vývoj DDR/DDR2 min read/write unit: 8 words delší CAS latency snížení napájecího napětí: DDR 25V 2.5V DDR2 1.8V DDR3 15V 1.5V DDR4 <1.2V
RDRAM vs SDRAM RDRAM small amounts of data fast SDRAM large amounts of data slower
Naming confusion Rambus změna podle actual peak data transfer rate PC266 = PC2100 64bit * 2 * 133 MHz = 2.1 GB/s ~ 2100 MB/s
některé slepé uličky Rambus DRAM (RDRAM) proprietary, vysokácenaa a nepřesvědčivývýkonvýkon SyncLink DRAM (SLDRAM) open-industry standard nevyžaduje změnu návrhu nižší hodinová frekvence Virtual Channel Memory SDRAM NEC, ale uvolněno virtuální kanály pro různé procesy pomocí bloků nízké latence hardwarově kompatibilní se SDRAM