Metody připojování periferií

Podobné dokumenty
Metody připojování periferií BI-MPP Přednáška 2

Metody připojování periferií

Registrový model HDD

Metody připojování periferií BI-MPP Přednáška 1

Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA.

Metody připojování periferií

Periferní operace využívající přerušení

Periferní operace využívající přerušení

Periferní operace využívající přerušení

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Periferní operace využívající přímý přístup do paměti

Vestavné systémy BI-VES Přednáška 5

Principy komunikace s adaptéry periferních zařízení (PZ)

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25

Komunikace procesoru s okolím

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Obvody a architektura počítačů. Jednoprocesorové počítače

Metody připojování periferií

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.

Počítač jako elektronické, Číslicové zařízení

Přerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení

Petr Holášek / 1 of 21

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Vstupně - výstupní moduly

Řízení IO přenosů DMA řadičem

Rozhraní diskových pamětí

3. Počítačové systémy

Rozhraní diskových pamětí

Paměti Flash. Paměti Flash. Základní charakteristiky

Procesor z pohledu programátora

Semestrální práce z předmětu Speciální číslicové systémy X31SCS

Profilová část maturitní zkoušky 2014/2015

Struktura a architektura počítačů (BI-SAP) 10

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.

Systém řízení sběrnice

Metody připojování periferií

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE

Přerušovací systém s prioritním řetězem

Seriové ATA, principy, vlastnosti

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Metody připojování periferií

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Vnější paměti. Vnější paměti. Dělení podle materiálu a fyzikálních principů

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Pokročilé architektury počítačů

Principy činnosti sběrnic

Souborové systémy. Architektura disku

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru

Vstupně výstupní moduly. 13.přednáška

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Vestavné systémy BI-VES Přednáška 1


2 Hardware a operační systémy

Vysoké učení technické v Brně. Fakulta informačních technologií DIPLOMOVÁ PRÁCE Hynek Urbiš

Vestavné systémy. BI-VES Přednáška 9. Ing. Miroslav Skrbek, Ph.D.

Další koncepce realizace diskových rozhraní

Počítač jako prostředek řízení. Struktura a organizace počítače

Přerušovací systém 12.přednáška

frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je

Obsah. Kapitola 1 Skříně počítačů 15. Kapitola 2 Základní deska (mainboard) 19. Kapitola 3 Napájecí zdroj 25. Úvod 11

Strojový kód. Instrukce počítače

A0M38SPP - Signálové procesory v praxi - přednáška 10 2

Distribuované systémy a počítačové sítě

5. Čtení/zápis sektorů z/do USB paměťového média I

AGP - Accelerated Graphics Port

Komunikace mikroprocesoru s okolím Josef Horálek

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322

Fakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení. Sběrnice ISA

CAL (CAN Application Layer) a CANopen

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322

Architektura vnějších pamětí

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení

Pohled do nitra mikroprocesoru Josef Horálek

HW počítače co se nalézá uvnitř počítačové skříně

Profilová část maturitní zkoušky 2015/2016

Struktura a architektura počítačů (BI-SAP) 9

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor

Struktura a architektura počítačů (BI-SAP) 7

Pozice sběrnice v počítači

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336

VINCULUM VNC1L-A. Semestrální práce z 31SCS Josef Kubiš

Systémy pro sběr a přenos dat

Rozhraní disků. 1. Paralelní rozhraní

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2

Informační a komunikační technologie

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Vrstvy periferních rozhraní

Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/

Rozhraní pro HDD, SSD a mechaniky optických pamětí

MSP 430F1611. Jiří Kašpar. Charakteristika

Systémová sběrnice, souvislost architektury počítače a systémové

Cíl přednášky: Obsah přednášky:

Sbě b r ě n r i n ce

Architektury počítačů a procesorů

Základní deska (mainboard)

Transkript:

Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011 ZS2011/12 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Agenda Přerušení (dokončení) SATA BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 2

Literatura Gook, M.: Hardwarová rozhraní Průvodce programátora. Computer Press, Brno 2006. ISBN 80-251-1019-2 Don Anderson: SATA Storage Technology. MindShare Press, 2007. ISBN 978-0-9770878-1-5 BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 3

Advanced Programmable Interrupt Controler (APIC) Zaveden pro podporu multiprocesorových systémů Local APIC každý procesor má svůj IO APIC jeden nebo více, ale společných pro všechny procesory Local IO APIC posílají do IO APIC požadavky o přerušení Poskytuje konfigurovatelné připojení přerušovacích vstupů na jednotlivá přerušení BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 4

Local APIC 32 bitové konfigurační registry mapované do paměti Vniřníčítač pro generování hodin Dva vstupy pro přerušení LINT0 a LINT1 Sběrnici ICC (Interrupt Controller Communication), kterou je napojen na jeden nebo více IO APIC obvodů BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 5

IO APIC Má 24 IRQ vstupů pro vnější přerušení Má 24 položkovou přesměrovávací tabulku (IRQ x -> INT y) Programovatelné registry pro konfiguraci IO APIC Jednotku pro komunikaci přes ICC Přesměrovávací tabulka obsahuje Číslo vektoru přerušení Prioritu Cílový procesor Metodu výběru procesoru BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 6

Distribuce žádostí o přerušení do lokálních APIC Statická Přímo do procesoru uvedeného v přesměrovávací tabulce Do podmnožiny procesorů Všem (broadcast) Dynamická Do procesoru, který zpracovává proces (task) s nejnižší prioritou Priorita se určuje z hodnot v TPR (Task Priority Register) jednotlivých LAPIC (lokální APIC). Hodnotu TPR může operační systém dynamicky měnit podle momentálně běžícího procesu V případě shodné priority (shodné hodnoty v TPR) se rozhoduje na základě arbitrační priority v rozsahu 0-15, která nulována, pokud procesor přijme žádost o přerušení a u ostatních zvětší hodnotu o jedničku. BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 7

Meziprocesorová přerušení IPI (Inter Processor Interrupt) Jeden procesor chce vyvolat přerušení v jiném procesoru (meziprocesorová komunikace) Realizuje se zapsáním čísla vektoru přerušení a identifikátor cílového APICu do registru ICR (Interrupt Command Register) svého APICu, který informuje cílový APIC přes ICC (Interrupt Controller Communication) BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 8

Výjimky 0 dělení nulou 1 Debug (používá se ke krokování programu) 2 NMI (Non-mascable Interrupt) 3 Breakpoint (používá se k ladění programu) 4 Přetečení (Overflow) u celočíselných aritmetických operací 5 přístup do paměti mimo dané meze (Bounds check) 6 neplatná operace (Invalid opcode) 7 Zařízení nedostupné (týká se SSE, MMX, ) 8 Dvojitá, nezpracovatelná chyba 9 Problém s externím matematickým koprocesorem 10 Přepnutí kontextu do neplatného task segmentu 11 Nepřítomnost segmentu v paměti 12 Překročení limitu zásobníku (přetečení zásobníku) 13 Chyba ochrany paměti (General protection) 14 Výpadek stránky 15 Rezervováno 16 Chyba floating point 17 Chyba zarovnání paměti 18 Chyba procesoru nebo sběrnice (Machine check) 19 SIMD floating point výjimka 20-31 Rezervovány pro budoucí použití BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 9

SATA SATA (Serial ATA) je sériové rozhraní pro připojení disků Vychází z původního paralelního ATA Přináší Redukci nákladů Nižší napětí, menší velikost čipů Vyšší přenosovou rychlost Vyšší spolehlivost Lepší kabely a konektory BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 10

ATA Paralelní rozhraní disků Vychází ze sběrnice ISA (podmnožina signálů, stejnéčasování) Postupně zrychlen přenos dat při DMA Signály D0-15 data A0-2 adresa CS0 a CS1 výběr rozsahu adres pro blok příkazových registrů (1F0h-1FFh) a blok řídících registrů (3F0h-3FFh) IOW#, IOR# -řídící signály pro zápis a čtení INTRQ žádost o přerušení DMARQ žádost o DMA DMACK potvrzení žádosti o přerušení DASP indikace přítomnosti disku slave CSEL adresace disku master/slave PDIAG indikace dokončení interní diagnostiky RESET# - reset disku (= RESET počítače) IOCS16 řídící signál indikující 16-bitové přenosy dat IORDY indikace připravenosti dat BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 11

ATA příkazový blok Adresa Báze+0 Báze+1 Báze+2 Báze+3 Báze+4 Báze+5 Báze+6 Báze+7 Čtení (byte) Data Error Sector Count LBA 0-7/24-31 LBA 8-15/32-39 LBA 16-23/40-47 Device/ LBA 24-27 Status Zápis (byte) Data Feature Sector Count LBA 0-7/24-31 LBA 8-15/32-39 LBA 16-23/40-47 Device/ LBA 24-27 Command Báze je typicky rovna 1F0h. V systémech s PCI sběrnicí lze bázi nutno vyčíst v BAR registru v konfigurační prostoru ATA řadiče. BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 12

ATA příkazy READ SECTORS (20h) Čtení sektorů v PIO módu READ DMA (C8h) Čtení sektorů přes DMA WRITE SECTORS (30h) Zápis sektorů WRITE DMA (CAh) Zápis sektorů přes DMA BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 13

SATA Definuje FIS (File Information Structure), která zapoudřuje přenosy příkazového bloku, řídícího bloku a dat. FIS má několik typů Přenáší se sériově K přenosu dochází až po zapsání příkazu do příkazového registru (Command Register) BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 14

Příklad komunikace mezi SATA hostitelem a SATA zařízením SATA Host Register FIS (příkazový blok) SATA Device PIO Setup FIS Register FIS (status) Data FIS BI-MPP Přednáška 3 Miroslav Skrbek 2010,2011 15