SYNTEZÁTOR FREKVENCE S NÁBOJOVÝM VYROVNÁNÍM

Transkript

1 oč. 72 (2016) Číslo M. Štork: Syntezátor rekvence s nábojovým vyrovnáním 1 SYNEZÁ FEKVENCE S NÁBJVÝM VYVNÁNÍM Milan Štork Katedra aplikované elektroniky a telekomunikací; Fakulta elektrotechnická ZČU, lzeň, stork@kae.zcu.cz Abstrakt ento příspěvek popisuje nový princip rekvenčního syntezátoru se zlomkovým kmitočtem, který je založený na principu nábojového vyrovnání, a který potlačuje rušivé spektrální čáry při periodickém odstraňování z řady pulzů. Nový rekvenční syntezátor může být použit také jako univerzální stavební blok u ázových závěsů. Je prezentována matematická analýza a simulace systému. Klíčová slova: Zlomkový, vynechání pulzu, rušivý, simulace, rekvenční syntezátor Abstract his article presents a design o new principle o the ractional requency synthesizer based on charge balancing or suppression o spurious phase modulation when pulses are periodically removed rom the pulse train. he new synthesizer can be also used as a universal building block in phase locked loop requency synthesizers. he mathematical analysis and simulation o the system are also presented. Keywords: Fractional, removed pulse, spurious, simulation, requency synthesizer 1 Úvod Syntezátor rekvence je zařízení, které generuje signál o výstupních rekvencích, jejichž hodnoty bývají odvozeny od jedné nebo více reerenčních rekvencí. ro tyto účely se používají např. syntezátory založené na principu směšovačů, syntezátory pracující na principu ázového závěsu, případně ázového závěsu se zlomkovým kmitočtem a syntezátory založené na principu přímé digitální syntézy, kde je rekvence výstupního signálu dána reerenční rekvencí a ladícím číslem. Syntezátory rekvence jsou součástí komunikačních systémů, kde je důležité jemné ladění, co největší potlačení rušivých signálů, přesnost a stabilita [1 7]. Jednou z nejjednodušších možností generování požadované rekvence z reerenční rekvence je rekvenční syntezátor s vynecháváním pulzů podle obr. 1. ω i Vynechání pulzu Dělička q ω br. 2. říklad periodického vynechávání pulzu. A) osloupnost pulzů bez vynechání. B) osloupnost pulzů s vynecháním osmého pulzu. C) osloupnost rovnoměrně rozložených pulzů s periodou (rekvencí), která odpovídá průměrné rekvenci signálu B). D) růběh nežádoucí ázové modulace signálu B). ro výpočet spektrálních vlastností syntezátoru s periodickým vynecháváním pulzu není obdélníkový průběh pulzů vhodný, a proto byl použit sinusový průběh podle obr.. br. 1. Blokové schéma rekvenčního syntezátoru s periodickým vynecháváním pulzů. ředpokládejme řadu pulzů generovaných s pravidelnou vzdáleností (periodou) i (rekvencí ω i ) na časové ose. okud se vynechá každý q-tý pulz, pak chybí jedna perioda, čímž vznikne ázová chyba 2π, tedy obecně ϕ() t = ωt 2 πvt ( )[deg, rad.s -1, s], (1) kde V(t k ) je skoková unkce v časech i t k k = kq [s], (2) kde k = -1, 0, 1, 2,, a průměrnou rekvenci lze vyjádřit vztahem q 1 ω = ω [rad.s -1 ]. () i q Vše je graicky znázorněno na obr. 2, kde je vynecháván každý osmý pulz (q = 8). ím vzniká nežádoucí ázová modulace [8, 9, 10]. i br.. eriodické vynechávání pulzu. A) Vstup i = 1 Hz. B) osloupnost pulzů s vynecháním q = 8. C) osloupnost rovnoměrně rozložených pulzů = 0,875 Hz dle vztahu (). D) růběh nežádoucí ázové modulace signálu B). Frekvenční spektrum signálu B) a signálu C) z obr. je znázorněno na obr. 4. Z obr. 4 je zřejmé, že spektrum signálu s vynecháváním pulzů obsahuje řadu rušivých spektrálních složek. roto byl navržen nový typ syntezátoru rekvence.

2 2 M. Štork: Syntezátor rekvence s nábojovým vyrovnáním oč. 72 (2016) Číslo br. 4. Frekvenční spektrum signálu s periodickým vynecháváním pulzů dle obr. B) (nahoře), rekvenční spektrum signálu rovnoměrně rozložených pulzů dle obr. C) (dole). ro lepší zobrazení je druhé spektrum posunuto dolů (ve směru osy Y). 2 rincip syntezátoru rekvence s nábojovým vyrovnáním Blokové schéma nového syntezátoru se zlomkovou rekvencí je na obr. 5. ředpokládejme, že syntezátor je řízen např. mikrokontrolérem číslem Ctr1, udávající kolikátý pulz z generátoru G se má periodicky odstraňovat, a číslem Ctr2, které udává průměrnou hodnotu signálu z generátoru G při periodickém odstraňování pulzu. br. 5. SW V Ctr2 D/A G I D Ctr1 K A /2 Blokové schéma syntezátoru rekvence. Ctr1 řízení vynechávání pulzu, G generátor, SW přepínač, V reerenční napětí, D/A-číslicově/analogový převodník, I integrátor, A zesilovač, D dolní propust, K komparátor, /2 dělička rekvence, výstupní rekvence. Výstupní signál syntezátoru je odvozen z obr. 6 pro V = ±2 V a počáteční napětí integrátoru V 0. ředpokládejme vstupní signál z generátoru s periodou = 5 s a vynecháním každého sedmého pulzu (signál a) na obr. 6) je pulz vynechán v čase t = 0 s). Celkový počet pulzů (před odstraněním pulzů) je označen jako N a počet odstraněných pulzů D. Invertovaná střední hodnota napětí V M na výstupu přepínače SW (pro V = ±2 V) je dána vztahem (4), pro N = 7 a D = 1 (signál b) obr. 6) D D 1 V 2 V = M V V V 0, 2857 N = N = 7 = 7 = 7 = [V]. (4) Napětí V M je vypočteno dle vztahu (4) a v digitálním tvaru přivedeno na D/A převodník, který vygeneruje přibližně napětí V M (zokrouhlené dle počtu bitů D/A převodníku) a přičte jej k výstupnímu napětí z výstupu přepínače SW do zpětnovazební smyčky tvořené integrátorem, zesilovačem a dolní propustí. ro výstupní napětí V na výstupu přepínače SW je směrnice přímky na výstupu integrátoru dána vztahem br. 6. Časové průběhy signálů v rekvenčním syntezátoru se zlomkovou rekvencí založeném na periodickém odstraňování pulzů a nábojovém vyrovnání: a) růběh z generátoru s periodou pulzů a vynecháním každého sedmého pulzu. b) Signál a) dělený dvěma na nástupních hranách signálu a). c) Výstup integrátoru s vyznačenými napětími V 0 až V 7. d) Výstupní signál generovaný při průchodu výstupního signálu integrátoru nulou. Výstupní signál má periodu. pakovací perioda celé posloupnosti je rep. a pro napětí V je směrnice napětí k = V V [V], (5) M k = V V [V]. (6) Jednotlivá výstupní napětí integrátoru V 1 až V 6 lze vyjádřit vztahy (kde V i jsou napětí a perioda vstupního signálu) V1 = V0 k = V0 ( V VM ) V2 = V1 k = V1 ( V VM ) = V0 2VM V = V2 ( V VM ) = V0 VM V V4 = V ( V VM ) = V0 4VM [V, s]. (7) V5 = V4 ( V VM ) = V0 5VM V V6 = V5 ( V VM ) 2 = = V0 (5VM V 2V 2 VM) = = V0 (7 VM V) U = V0 (7 VM V) = V0 (7 V) = V 0 7 Ze vztahů dle (7) lze vypočítat, že V 6 = V 0, V 7 = V 1 atd. Vše se periodicky opakuje s periodou E. Maximální rozkmit napětí na výstupu integrátoru pro V M = V /7, dle vztahu (4) lze vyjádřit vztahem 0 M 0 M M VMAX = V5 V6 = V5 V0 = [V, s]. (8) = V (5 V V ) V = (5 V V ) Syntezátor lze popsat zjednodušeně zpětnovazební smyčkou se zesilovačem A, dolnopropustným iltrem D a součtovými bloky. Zpětnovazební smyčka vyrovnává nepřesnosti mezi ideální hodnotou napětí V M a přibližnou hodnotou napětí V M z převodníku D/A.

3 oč. 72 (2016) Číslo M. Štork: Syntezátor rekvence s nábojovým vyrovnáním V M V M D A Frekvenční spektrum obdélníkového výstupního signálu syntezátoru je znázorněno na obr. 8 pro N = 7, D = 1 a CLK = 0,2 Hz, zesílení zesilovače A=0,0045 a Butterwortův dolnopropustný iltr 6-tého řádu má normovanou rekvenci lomu 0,04 [rad] [11-16]. br. 7. Ekvivalentní blokové schéma zpětnovazební smyčky syntezátoru. V M je invertovaná střední hodnota napětí pulzního průběhu na výstupu přepínače SW, V M je napětí přivedené z D/A převodníku a odčítá se ještě zpětnovazební napětí přivedené z výstupu integrátoru přes zesilovač A a dolní propust D. Jak již bylo uvedeno, výstupní rekvence syntezátoru je dána průsečíky výstupního napětí integrátoru s nulou. Je proto nutné vyjádřit časy t 1, t 2 atd. Čas t 1 (viz obr. 6) lze vyjádřit z napětí mezi V 1 a V 2 při průchodu nulou ze vztahů o úpravě vyjde V1 = V0 k = V0 ( V VM) 6 V 2 [V, s]. (9) = V V = V odobně pro t 2 a t (z obr. 6) t1 = [s]. (10) 2 t2 = [s], (11) t = 5 = 6 [s]. (12) rvní polovina výstupní periody 0,5 tedy je 2 7 0,5 t2 t1 = = = [s] (1) a druhá polovina periody 2 7 0,5 t t2 6 = = = [s]. (14) Ze vztahů (1) a (14) lze odvodit výstupní rekvenci syntezátoru (pro uvedený příklad) = = = = 0,5 0, [Hz, s], (15) 1 = CLK = = 0, kde CLK je rekvence generátoru ( CLK = 1/ = 0,2 Hz pro uvedený příklad). becný vztah pro výstupní rekvenci syntezátoru pak je 1 N D 1 1 N D = = 4 N 4 N a pro N = 7, D = 1 a CLK =0,2 Hz, je CLK [Hz] (16) = (1/4) [(7-1)/7] 0,2 = 0, [Hz]. (17) br. 8. br. 9. Frekvenční spektrum obdélníkového signálu na výstupu syntezátoru pro N = 7, D = 1 a CLK = 0,2 Hz. Čárkovaně je zdůrazněna základní spektrální čára s rekvencí 0, Hz. err 0 D Blokové schéma zpětnovazební smyčky syntezátoru pro výpočet stability. Smyčka se skládá z integrátoru, zesilovače a dolnopropustného iltru. Stabilita syntezátoru rotože syntezátor obsahuje zpětnovazební smyčku, je nutné řešit stabilitu. Na obr. 9 je náhradní blokové schéma zpětnovazební smyčky. Vstupním signálem (err 0) je rozdíl mezi invertovanou střední hodnotou V M (výstup přepínače SW) a V M, tj. výstupní napětí D/A převodníku. Uzavřenou zpětnovazební smyčku lze popsat přenosovou unkcí 1 V 1 Ds () = s = =, (18) err 1 Ns () 1 AF () sd() s AN() s L s s A s Ds () kde N(s) a D(s) představují čitatele a jmenovatele přenosové unkce dolnopropustného iltru a A je zesílení zesilovače. Aby byl systém stabilní, musí kořeny uzavřené smyčky ležet v levé komplexní polorovině. Stabilitu a dynamiku uzavřené smyčky lze řídit zesílením zesilovače A. dezva na jednotkový skok, rekvenční a ázová charakteristika uzavřené smyčky dle obr. 9 pro různé typy iltrů šestého řádu a zesílení A jsou zobrazené na obr. 10 až obr. 1. Uzavřenou smyčku lze vyjádřit popisem ve stavovém prostoru V A x = Ax Bu; y = Cx D, (19) kde numerické hodnoty prvků matic A, B, C, D (pro systém sedmého řádu dle obr. 9 s eliptickým iltrem šestého řádu) jsou

4 4 M. Štork: Syntezátor rekvence s nábojovým vyrovnáním oč. 72 (2016) Číslo F () s = k CL CL přičemž k CL = 1 a nuly a póly jsou ( s z1)( s z2) ( s z6) ( s p )( s p ) ( s p ) 1 2 7, (21) br. 10. dezva na jednotkový skok, rekvenční a ázová charakteristika Besselova iltru 6. řádu se zlomovou rekvencí 0,04 [rad] a zesílením zesilovače A= 0,005. z1,2 = - 0,0008 ± 0,0402i z,4 = - 0,0049 ± 0,070i nuly z5,6 = - 0,0170 ± 0,0197i p1,2 = - 0,0008 ± 0,040i p,4 = - 0,0059 ± 0,066i poly p5,6 = - 0,0095 ± 0,0171i p7 = - 0,011 (22) br. 11. dezva na jednotkový skok, rekvenční a ázová charakteristika Butterworthova iltru 6. řádu se zlomovou rekvencí 0,04 [rad] a zesílením zesilovače A= 0,0045. br. 12. dezva na jednotkový skok, rekvenční a ázová charakteristika Čebyševova iltru druhého typu, 6. řádu se zlomovou rekvencí 0,04 [rad] a zesílením zesilovače A= 0,022. br. 14. Simulace pro N = 15, D = 1, CLK = 0,2 Hz, zesílení zesilovače A = 0,0078 a eliptický iltr 6. řádu: a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál. br. 1. dezva na jednotkový skok, rekvenční a ázová charakteristika eliptického iltru 6. řádu se zlomovou rekvencí 0,04 [rad] a zesílením zesilovače A= 0, ,56, 27 0,85 0,5 0, 0,2 0,6 12, , A = , , , ,4 0 B = (20) C = = [ ] 2 10 [ ,6 8 9, 41 ]; D [ 0] řenosová unkce uzavřené smyčky vyjádřená nulami a póly je 4 říklad simulace Výsledek simulace je uveden pro N = 15, D = 1, CLK = 0,2 Hz, zesílení zesilovače A = 0,0078 a eliptický iltr 6. řádu se zlomovou rekvencí 0,04 [rad]. Výstupní rekvence syntezátoru dle vztahu (16) je 1 N D = CLK = 0, 2 = 0,04666 [Hz]. (2) 4 N 4 15 Časové průběhy simulace jsou znázorněny na obr. 14. Je zobrazen vstupní signál a), vstupní signál dělený 2 na nástupní hraně b), výstup integrátoru c), výstupní signál d). Na obr. 15 je zobrazena závislost výstupní rekvence syntezátoru na N p pro D = 1, D = 2, CLK = 4 Hz a N = Syntezátor s nábojovým vyrovnáním jako stavební blok Syntezátor s nábojovým vyrovnáním není přímo vhodný pro vysoké rekvence. Lze jej ale využít jako stavební blok

5 oč. 72 (2016) Číslo M. Štork: Syntezátor rekvence s nábojovým vyrovnáním 5 u ázových závěsů děličku rekvence se zlomkovým dělícím poměrem. - ZD. Blokové schéma je znázorněno na obr. 16. N 7 14 = = [-]. (28) N D br. 15. Výstupní rekvence syntezátoru jako unkce N pro CLK = 4 Hz a D = 1, D = 2. FD D N br. 17. Výstupní rekvence ázového závěsu se zlomkovým kmitočtem jako unkce N pro CLK = 4 Hz a D = 1, D = 2. Ctr1 ZD Ctr2 CLK N br. 16. Fázový závěs se zlomkovou rekvencí používající syntezátor s vyrovnáním náboje jako stavební blok děličku se zlomkovým dělícím poměrem ZD. Dalšími bloky jsou ázový detektor FD, dolní propust D, napěťově řízený oscilátor N, dělička rekvence s dělícím poměrem N. ředpokládejme reerenční rekvenci na prvním vstupu ázového detektoru (FD). Na výstupu napěťově řízeného oscilátoru (N) je rekvence. ato rekvence je dělena číslem N, rekvence CLK je dána vztahem = / N [Hz]. (24) CLK Signál s touto rekvencí je přiveden na děličku se zlomkovým dělícím poměrem (ZD). Na výstupu této děličky je signál o rekvenci ZD 1 N D 1 N D = CLK = [Hz]. (25) 4 N 4 N N U ázového závěsu v ustáleném, zavěšeném stavu musí platit = [Hz]. (26) ZD 6 ealizace a výsledky měření Syntezátor rekvence dle obr. 5 byl realizován jako laboratorní vzorek s dolnopropustným iltrem 2 řádu. Nebyla také použita výstupní dělička rekvence, proto platí pro výstupní rekvenci vztah 1 N D 1 1 N D = = 2 N 2 N CLK [Hz]. (29) Na obr. 18, 19 a 20 jsou zaznamenané časové průběhy signálů z osciloskopu. Měřené výstupní rekvence souhlasily s výpočtem dle vztahu (29), vždy pro CLK = 8 khz. ro N = 87, D = 1, =0,5*(86/87)*8=,95 khz. ro N 1 = 7, D 1 = 1, N 2 =5, D 2 = 1, =0,5*(10/12)*8=, khz. ro N 1 = 1, D 1 = 1, N 2 =11, D 2 = 1, =0,5*(22/24)*8=,66 khz. Ze vztahů (25) a (26) lze odvodit N = 4N N D [Hz]. (27) Výstupní rekvence ázového závěsu v závislosti na N = 5 0 pro = ¼ Hz, N = 1, D = 1, D = 2 je znázorněna na obr. 17. Je třeba poznamenat, že pro určité kombinace čísel je výstupní rekvence stejná, například pro N =7 a N =14 a D = 1 a D = 2 vyjde br. 18. Naměřené časové průběhy syntezátoru pro N = 87, D = 1, CLK = 8 khz, a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál.

6 6 M. Štork: Syntezátor rekvence s nábojovým vyrovnáním oč. 72 (2016) Číslo oděkování ento vývoj byl sponzorován katedrou Aplikované elektroniky a telekomunikací, Západočeské univerzity v lzni, vývojovým centrem ICE, projekt č. L1607, interním grantem SGS a grantem GA S br. 19. Naměřené časové průběhy syntezátoru pro N 1 = 7, D 1 = 1, N 2 =5, D 2 = 1, CLK = 8 khz, a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál. br. 20. Naměřené časové průběhy syntezátoru pro N 1 = 1, D 1 = 1, N 2 =11, D 2 = 1, CLK = 8 khz, a) vstupní signál, b) vstupní signál dělený 2 na nástupní hraně, c) výstup integrátoru, d) výstupní signál. 7 Hodnocení Syntezátor rekvence dle obr. 5 má následující nevýhody: a) obsahuje také analogové součástky, b) není vhodný pro vysoké rekvence, c) má pouze obdélníkový výstupní signál, d) má pomalou odezvu. Výhody jsou následující: a) spektrální čistota signálu, b) generace výstupní rekvence, která je blízká reerenční rekvenci, c) může být použit jako dělička se zlomkovým dělícím poměrem pro ázové závěsy. 8 Závěr V článku byl popsán syntezátor rekvence se zlomkovým kmitočtem, který využívá jednoduchého principu periodického odstranění pulzů, přičemž pro odstranění nežádoucích spektrálních čar používá obvod využívající principů sigmadelta systému. Je proveden teoretický rozbor, matematické odvození, simulace syntezátoru a hodnocení vlastností. Literatura [1] Manassewitch, V. Frequency synthesizers. 2nd ed. Wiley, New York, [2] ohde, U. L. Microwave and wireless synthesizers: heory and design. John Wiley & Sons, Inc., New York, [] Goldberg, G. Digital techniques in requency synthesis. McGraw-Hill, New York, [4] Sotiriadis,. Diophantine requency synthesis: A number theory approach to ine requency synthesis. In roc. IEEE Int. Frequency Control Symposium, Miami, [5] Sotiriadis,. Diophantine requency synthesis. IEEE ransactions on Ultrasonics, Ferroelectrics, and Frequency Control Society, 2006, vol. 5, no. 11, p [6] Kroupa, V. F. Close-to-the-carrier noise in DDFS. In roc. IEEE International Frequency Control Symposium, 1996, p [7] Kroupa, V. F. Direct digital requency synthesizers. IEEE eprint ress Book, New York, [8] Egan, W. F. Frequency synthesis by phase lock. 2nd ed. Wiley, New York, [9] Best,. E. hase-locked loops: Design, simulation, and applications. 5th ed. McGraw-Hill, New York, 200. [10] Stensby, J. L. hase-locked loops: heory and applications. CC ress, USA, [11] Vanakka, J., Waltari, M., Kosunen, K., Halonen, I. A direct digital synthesizer with an on-chip D/A-converter. IEEE Journal o Solid-State Circuits, vol., no. 2, 1998, p DI: / [12] Egan, W. F. Advanced Frequency synthesis by phase lock. 2nd ed. Wiley, New York, [1] Borkowski, M., iley,., Hakkinen, J., Kostamovaara, J. A practical -Σ modulator design method based on periodical behavior analysis. IEEE ransaction on Circuits and Systems II: Express Bries, vol. 52, no. 10, 2005, p [14] Kozak, M., Kale, I. igorous analysis o delta-sigma modulators or ractional-n LL requecy synthesis. IEEE ransaction on Circuits and Systems I: egular apers, vol. 51, no. 6, 2004, p [15] iley,., Kostamovaara, J. A hybrid -Σ ractional-n requency synthesizer. IEEE ransaction on Circuits and Systems II: Analog and Digital Signal rocessing, vol. 50, no. 4, 200, p [16] Stork, M. Syntezátor rekvence s nábojovým vyrovnáním. Užitný vzor č. 2572, 2012.