PAMĚŤOVÉ OBVODY. BDIO Ing. Pavel Šteffan, Ph.D.

Transkript

1 PAMĚŤOVÉ OBVODY BDIO Ing. Pavel Šteffan, Ph.D.

2 ZÁKLADNÍ PARAMETRY PAMĚTÍ kapacita: mnoţství informací, které je moţné do paměti uloţit přístupová doba: doba, kterou je nutné čekat od zadání poţadavku, neţ paměť zpřístupní poţadovanou informaci přenosová rychlost: mnoţství dat, které lze z paměti přečíst (do ní zapsat) za jednotku času statičnost / dynamičnost: statické paměti: uchovávají informaci po celou dobu, kdy je paměť připojena ke zdroji elektrického napětí dynamické paměti: zapsanou informaci mají tendenci ztrácet i v době, kdy jsou připojeny k napájení. Informace v takových pamětech je nutné tedy neustále periodicky oţivovat, aby nedošlo k jejich ztrátě. destruktivnost při čtení: destruktivní při čtení: přečtení informace z paměti vede ke ztrátě této informace. Přečtená informace musí být následně po přečtení opět do paměti zapsána. nedestruktivní při čtení: přečtení informace ţádným negativním způsobem tuto informaci neovlivní. energetická závislost: energeticky závislé (volatile): paměti, které uloţené informace po odpojení od zdroje napájení ztrácejí energeticky nezávislé (non-volatile): paměti, které uchovávají informace i po dobu, kdy nejsou připojeny ke zdroji elektrického napájení. přístup sekvenční: před zpřístupněním informace z paměti je nutné přečíst všechny předcházející informace

3 PAMĚŤ Paměti jsou zapojeny jako matice paměťových buněk Kaţdá buňka má kapacitu jeden bit. ROM (Read Only Memory) RWM (Read Write Memory) SRAM, DRAM RAM (Random Access Memory) FIFO, SARAM

4 PRINCIP PAMĚTI (8 BITOVÁ PAMĚŤ) [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

5 VNITŘNÍ PAMĚTI Podle toho, jak jsou zapojeny jednotlivé paměťové buňky na příslušném řádku, který byl vybrán dekodérem, projde resp. neprojde hodnota logické jedničky na datové vodiče. Informace je dále na koncích datových vodičů zesílena zesilovačem. V případě, ţe hodnota logická jedna projde přes paměťovou buňku, obdrţíme na výstupu hodnotu bitu 1. V opačném případě je na výstupu hodnota bitu 0.

6 DIODOVÁ PAMĚŤ (8 X 4BITY) MSB LSB [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

7 DIODOVÁ PAMĚŤ Nevýhody Příliš velká plocha (obdélník s velkým poměrem stran) Neúměrně sloţitý adresový dekodér (musí zpracovat najednou všechny adresovací signály)

8 KOINCIDENČNÍ ADRESOVÁNÍ PAMĚTI Buňky umístěny v matici Buňka se adresuje koincidenčně pomoci vybraného řádku (word line) a sloupce (bit line) Matice je nejčastěji čtvercová Koincidenční = současné

9 KOINCIDENČNÍ ADRESOVÁNÍ PAMĚTI [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

10 PAMĚŤ S ORGANIZACÍ N X 8 Vedle sebe umístěno 8 paměťovách matic (P 7 aţ P 0 ) Kaţdá má vlastní datový výstup Aby se paměťová matice blíţila čtverci vede se větší počet adresovacích signálů na dekodér řádků Počet adresových signálů, které se vyuţívají pro dekódování sloupců určuje velikost stránky (page) tzv. paměti se stránkovým přístupem

11 PAMĚŤ S ORGANIZACÍ N X 8 [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

12 ROM - (READ ONLY MEMORY) Jsou určeny pouze pro čtení informací Ţádným způsobem jejich obsah nelze změnit Jedná se tedy o statickou, energeticky nezávislou paměť

13 BUŇKA ROM V TTL

14 BUŇKA ROM V CMOS

15 BUŇKA ROM V MOS H H L H H H T nelze sepnout [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

16 BUŇKA ROM V MOS Obsah paměti pevně dán maskami při expozici obrazců polovodičového čipu Činnost tranzistoru ovlivněna tloušťkou SiO 2 tzv. mask programmable Vyuţití při výrobě nad ks Nevýhodou je také doba nutná k výrobě

17 PROM (PROGRAMABLE ROM) Zápis je moţné provést pouze jednou Paměti PROM představují statické a energeticky nezávislé paměti.

18 REALIZACE PAMĚŤOVÉ BUŇKY PROM Paměť PROM pracující na tomto principu má po svém vyrobení ve všech buňkách zapsánu hodnotu 0 a při jejím programování se do některých buněk přepálením tavné pojistky zapíše hodnota 1.

19 ČÁST MATICE MOS PROM

20 MOS TRANZISTOR S PLOVOUCÍM HRADLEM [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

21 PROGRAMOVÁNÍ MOS TRANZISTORU Programování Zvýšené napětí na vodiči W x (cca 12 V) a napětí 5 V na B y vyvolá velký proud mezi elektrodami S a D, dojde k přeskočení tzv. horkých elektronů na plovoucí hradlo Přítomnost náboje na plovoucím hradle ovlivňuje kanál Čtení paměti Na elektrodě D napětí řádově 1 V a na vybraném řádku G 5 V způsobí větší proud u nenaprogramovaných buněk vyhodnoceno jako stav H. Malý proud indikuje stav L

22 PAMĚTI EPROM (ERASEABLE PROM) Paměť EPROM je statická a energeticky nezávislá paměť, do které můţe uţivatel provést zápis. Zapsané informace je moţné vymazat působením ultrafialového záření o vlnové délce 257,3 nm a energii > 15Ws/cm 2. Dopadem záření získají elektrony velkou energii a dojde k jejich odvedení z plovoucího hradla. Obvyklé mazací zařízení poskytuje výkon 12 mw/cm 2 a během 20 minut odstraní z hradla celý náboj OTP One Time Programable

23 PAMĚŤ 27C256 Aktivuje činnost adresovacích a čtecích obvodů Aktivuje výstupní budiče Programovací napětí [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

24 PROGRAMOVÁNÍ PAMĚTÍ EPROM Standardní programovací doba 50 ms Vyuţívají se rychlé programovací algoritmy Zvýšená nap. napětí z 5 V na 6 V 1 bit se programuje impulsy 0,1 ms nebo 1 ms Kontrolním čtením se zjišťuje správnost Pro dlouhodobě spolehlivé udrţení informace se vyuţívá trojnásobná délka Většina paměti EPROM obsahuje elektronický identifikační kód Přivedením napětí 12 V na vodič A9 se při stavu vodiče A0 = L přečte z pěti kód výrobce A0 = H identifikační kód paměti Např. EPROM 27C256 firmy AMD (kód výrobce 01H, kód paměti 10H

25 PAMĚTI FLASH Odstraňují nevýhody mazání pamětí EPROM Lze je programovat a mazat přímo v obvodu Vychází z EPROM tranzistor s plovoucím hradlem Jiný tvar elektrody S Elektrické vymazání probíhá připojením řídícího hradla na zem a elektrody tranzistoru S na napětí 12 V dojde k tunelování elektronů z plovoucí elektrody a vymazání Mazání můţe zajistit i mikroprocesor není nutné paměti vyjímat z desky Programovat lze jednotlivý byte paměti, ale mazat lze pouze celá paměť (bulk erase), případně její jeden sektor (Sektor Erase FLASH memory) nebo blok.

26 PAMĚTI FLASH Jednotlivé generace mají odlišný systém programování např. AM28F010 a AM28F010A vestavěný programovací algoritmus (embedded programming algorithm) Novější typy obsahují nábojovou pumpu (tzn. nevyţadují zvýšené napětí 12 V) Paměť rozdělena do bloků, můţe obsahovat Boot block Některé typy umoţňují programování pouze celé stránky (page write) např. AT29C010A

27 PAMĚŤ FLASH Datasheet 1 Datasheet 2

28 PAMĚTI EEPROM (ELECTRICAL ERASABLE PROM Tento typ paměti má podobné chování jako paměti EPROM, tj. jedná se o statickou energeticky nezávislou paměť, kterou je moţné naprogramovat a později z ní informace vymazat. Tvořeny tranzistory s plovoucím hradlem, které mají změněnou strukturu elektrody D Při zvýšení napětí na řídící elektrodě CG se elektrony Fowler-Nordheimovým tunelováním přenesou z D na plovoucí hradlo. Není potřeba ţádný proud kanálem. Proud tunelování je relativně malý, proto nabíjení plovoucího hradla probíhá pomaleji. Při opačné orientaci elektrického pole dochází tunelováním k odstranění elektronů

29 PAMĚT EEPROM [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

30 PAMĚTI EEPROM Lze mazat jednotlivé buňky (tunelováním) Počet mazacích cyklů Nevýhodou je větší sloţitost větší cena Při zápisu logika zajistí vymazání předchozí informace Vzhledem k dlouhé době programování je nutná kontrola ukončení programovacího cyklu Pro zrychlení bylo zavedeno programování stránky (page write mode)

31 PAMĚTI RWM Dva typy přístupu: Libovolný RAM (Random Access Memory) Definovaný (FIFO, SARAM) Základem statické RWM buňky je bistabilní klopný obvod Stálý odběr proudu paměti v klidovém stavu

32 CMOS RWM H L H H [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

33 CMOS SRAM U SRAM pamětí se pouţívá dvou datových vodičů. Vodič Data je určený k zápisu do paměti. Vodič označený jako \Data se pouţívá ke čtení. Hodnota na tomto vodiči je vţdy opačná neţ hodnota uloţená v paměti. Zápis Na adresový vodič se umístí hodnota logická 1. Tranzistory T 1 a T 2 se otevřou. Na vodič Data se přivede zapisovaná hodnota (např. 1). Tranzistor T 1 je otevřen, takţe jednička na vodiči Data otevře tranzistor T 4 a tímto dojde k uzavření tranzistoru T 3. Tento stav obvodu představuje uloţení hodnoty 0 do paměti.

34 CMOS RWM Čtení Opět je na adresový vodič přivedena hodnota logická 1, coţ opět způsobí otevření tranzistorů T1 a T2. Jestliţe byla v paměti zapsána hodnota 1, je tranzistor T4 otevřen (tj. na jeho výstupu je hodnota 0). Tuto hodnotu obdrţíme na vodiči \DATA.

35 CMOS RWM A) B) [1] Vedral, Fischer Elektronické obvody pro měřicí techniku, ČVUT, 1999

36 A CMOS RWM T3 a T4 řídí výběr buňky (signál W slovní vodič) Obsah buňky datové vodiče B a /B (slouţí pro zápis a čtení) R1 a R2 (rezistory z polykrystalického křemíku) Stálý odběr proudu větší klidový proud Buňky jsou rychlejší

37 CMOS RWM B R1 a R2 nahrazeny aktivní zátěţí tvořenou MOS tranzistory Jeden tranzistor vţdy nevede Velmi malý odběr proudu, který vzrůstá s rostoucím kmitočtem Větší parazitní kapacity (vţdy paralelně spojeny dvě elektrody G)

38 TTL SRAM

39 CMOS SRAM 4X4

40 CMOS SRAM 4X4 Buňky uspořádány do matice 4x4 Část adresy slouţí pro výběr řádku, druhá část pro výběr sloupce 1. Aktivace vstupem /CS vybere se příslušný řádek 2. Informace se přivede na všechny bitové vodiče 3. Na základě druhé části adresy se připojí dvojice B a /B příslušného sloupce na vstup rozdílového zesilovače 4. Signál pokračuje přes třístavový budič ovládaný signálem /OE

41 CMOS SRAM KM62256C

42 CMOS SRAM KM62256C Zkrácená doba přístupu vlivem přednabíjecího obvodu (precharge circuit) Nejprve dojde k přednabití dvojice bitových vodičů B a /B Následně dojde k aktivaci zvoleného řádku Čtení není ovlivňováno přechodovými ději, které jsou ovlivňovány čtením předchozí informace. Vţdy začíná ve stejném výchozím stavu

43 KM62256C ČASOVÁNÍ ČTENÍ A V čase A jsou požadována platná data t AA doba reakce paměti (address access time), určuje rychlost přístupu t co aktivní signál /CS (chip select) t OE aktivace třístavových výstupů paměti pomoci /OE (output enable)

44 KM62256C ČASOVÁNÍ ZÁPISU B Vstupní data se zapisují s náběžnou hranou /WE, proto musí být stabilní t DW před a t DH za touto hranou t AS předstih platné adresy t WP minimální délka zapisovacího impulzu t CW minimální doba signíálu /CS Pokud nastane náběžná hrana na signálech /WE a /CS v různých okamžicích, zapíše se tou hranou, která nastane dříve

45 PAMĚTI DRAM (DYNAMIC RANDOM ACCESS MEMORY) V paměti DRAM je informace uloţena pomocí elektrického náboje na kondenzátoru. Tento náboj má však tendenci se vybíjet i v době, kdy je paměť připojena ke zdroji elektrického napájení. Je nutné periodicky provádět tzv. refersh, tj. oţivování paměťové buňky

46 PAMĚTI DRAM - PRINCIP

47 PAMĚTI DRAM - PRINCIP Zápis Na adresový vodič se přivede hodnota logická 1. Tím se tranzistor T otevře. Na datovém vodiči je umístěna zapisovaná hodnota (např. 1). Tato hodnota projde přes otevřený tranzistor a nabije kondenzátor. Čtení Na adresový vodič je přivedena hodnota logická 1, která způsobí otevření tranzistoru T. Jestliţe byl kondenzátor nabitý, zapsaná hodnota přejde na datový vodič. Tímto čtením však dojde k vybití kondenzátoru a zničení uloţené informace. Jedná se tedy o buňku, která je destruktivní při čtení a přečtenou hodnotu je nutné opět do paměti zapsat.

48 BUŇKA DRAM

49 DVOUBRÁNOVÉ PAMĚTI Mají dvojí moţnost přístupu tzv. z levé a pravé strany Díky existenci dvou dvojic bitových vodičů se můţe přistupovat najednou ke dvěma různým paměťovým buňkám

50 IDT 7130

51 ČTYŘBRÁNOVÁ PAM.IDT7052

52 DVOUBRÁNOVÉ PAMĚTI Nevýhody Reletivně malá kapacita Poměrně drahé Vyuţití Rychlé předání dat mezi dvěma mikropočítači Komunikaci mezi hlavním počítačem a podřízenými procesory (ISA, PCI

53 PAMĚTI FI-FO Obdoba posuvného registru Vyuţívají buňky dvoubránové paměti Adresují se dvěma binárními čítači ve funkci ukazatele (pointer) Po dosaţení nejvyšší dosaţitelné adresy, přecházejí znovu na začátek

54 IDT 7202A

55 IDT 7202A Paměť nemá vyvedeny adresovací vstupy (řídí se vnitřně) Pouze datové vstupy na signál /W Datové výstupy se řídí signálem /R Zápis a čtení navzájem asynchronní

56 IDT7202A Signál /RS uvádí paměť do výchozí stavu (vynulují se oba čítače) a nastaví se příznak /EF = L (Empty Flag). Při zapsání prvních dat je /EF = H, zaplnění paměti je signalizováno /FF, další pokus o zápis již není akceptován. t A doba přístupu (Access Time) t RPW šířka čtecího pulzu (Read Pulse Width) (uvedeno na pouzdře součástky IDTV = 25 ns t WPW šířka zapisovacího pulzu (Write Pulse Width) t RR (Read Recovery Time) doba zotavení po čtení t WR (Write Recovery Time) doba zotavení po zápisu

57 SARAM SARAM Sequential Access Random Access Memory Modifikace pamětí FIFO Na jedné straně vývody kompatibilní s FIFO, na druhé straně vývody kompatibilní s SRAM Výhody Není nutné číst celý obsah paměti Umoţňuje rychlý asynchronní zápis Čtení dat z libovolné adresy procesorem Funkce stálého sekvenčního vstupu nebo výstupu

58 IDT 70824

59 MRAM - HISTORIE Feritová paměť byla objevena jiţ roku 1955 a její princip je shodný s principem MRAM. Společnost IBM aţ v roce 1988 navázala na feritovou paměť objevem magnetické rezistence tenké vrstvy, který pak zuţitkovalo od roku 2000 ve výzkumných pracích na MRAM. V roce 2003 byl postaven první 128 kb MRAM čip.v říjnu 2004 Tchaj-wanští vývojáři postavili 1 MB MRAM čip v TSMC. Dále se jiţ MRAM věnuje mnoţství společností.

60 MRAM Energeticky nezávislé Rychlost srovnatelná s SRAM a DRAM Nap. napětí 3,3 V, teplota (0 70 C), symetrické čtení a zápis 35 ns, nedestruktivní čtení nositel stavu (bitu) je magnetické pole, ne náboj nedochází k úbytku energie stavu vstupy a výstupy kompatibilní s TTL počet zápisů 1016, ţivotnost dat min. 10 let dostatečná kapacita (4 Mb)

61 PRINCIP MRAM Magnetický tunelový přechod MTJ (Magnetic Tunnel Junction) Vertikální struktura dvou feromagnetických materiálů oddělených dielektrickou vrstvou oxidu hliníku Tunelová magnetorezistence TMR (Tunnel Magnetoresistance Effect) Závisí na vzájemné orientaci magnetického pole obou feromagnetických látek

62 PRINCIP MRAM

63 PRINCIP MRAM Pokud je směr magnetického pole proměnné feromagnetické vrstvy (Free Layer) stejný s pevně daným směrem spodní vrstvy (Fixed Layer), je odpor kladený elektrickému proudu malý. Pokud naopak je vzájemná orientace polí opačná (proti sobě), je vertikální el. odpor struktury velký.

64 PRINCIP MRAM změna logického stavu z log. 0 na log. 1 nebo log. 1 na log. 0 se provádí přivedením sekvence dvou vzájemně posunutých proudových obdélníkových pulsů na dva zápisové vodiče paměťové buňky. Tzv. přepínací zápisová funkce (toggle function), kdy přesun z jednoho stavu do druhého, je jedno ze kterého (jestli z 0 do 1 či z 1 do 0) se provádí pomocí úplně stejného zápisového signálu - viz obrázek.

65 PRINCIP MRAM Pouţitím přepínací (toggle) funkce se odstraňují vzájemné rušící efekty mezi buňkami při zápisu log. 0 a log. 1 vznikající při jednovodičovém zápisu. Tento princip se nazývá Savtchenkovo spínání (Savtchenko switching) a jeho výhodou je přesně stejná zápisová sekvence proudových pulsů pro stav 0 i 1.

66 SAVTCHENKOVO SPÍNÁNÍ Lze však pouţít jen díky unikátnímu chování tzv. SAF vrstvy (Synthetic Antiferromagnet Layer) SAF vrstva v MTJ přechodu formuje proměnnou feromagnetickou vrstvu (Free Layer) na další dvě antiparalelní feromagnetické vrstvy oddělené vrstvičkou z nemagnetického materiálu (Ru) Momentově vyváţená SAF vrstva odpovídá na aplikované magnetické pole jinak neţ standardní jedna feromagnetická vrstva běţné MRAM. Místo toho, aby klasicky sledovala směr vytvořeného externího magnet. pole, se magnetizace SAF otáčí tak, ţe je vţdy přibliţně kolmá na mag. pole.

67 SAVTCHENKOVO SPÍNÁNÍ Uvedená sekvence proudových pulsů vytváří rotující magnetické pole, které nakonec otočí (přepne) celkové magnetické pole proměnné vrstvy o

68 ČTENÍ LOGICKÉHO STAVU MRAM Čtení stavu bitu se provádí se prostřednictvím jedné (horní) společné elektrody a menší speciální čtecí elektrody napojené na protější stranu vertikální struktury. Princip: Sepne se příslušný izolační tranzistor (Isolation Transistor) čtené buňky, vzniklou cestou protéká proud, jeho hodnota je porovnávána s referenční hodnotou. Zapsaný stav 1 - buňka má větší odpor, a tedy proud je menší neţ hodnota referenční, který protéká při stavu log

69 VERTIKÁLNÍ ŘEZ STRUKTUROU MRAM

70 STRUKTURA MRAM PAMĚTÍ FREESCALE Celá strukturu paměti je rozdělena do několika samostatných stejných paměťových bloků vzájemně propojených komunikační sítí (MRAM Network) řízené procesorem a řídící logikou. Implementační struktura umoţňuje řídící logiku a procesor umístit pod matice paměťovým buněk (vrstevnatá struktura umoţňuje i na malém chipu získat velkou paměťovou kapacitu). CMOS část a MRAM buňky jsou vertikálně odděleny třemi vrstvami metalizace. Celková velikost (kapacita) paměti pak závisí na počtu na chipu umístěných bloků.

71 MRAM PAMĚTI FREESCALE Magnetorezistivní RAM (MRAM): velikosti bitů, přímá náhrada SRAM, kapacita paměti je organizována jako slov o 16 bitech, mimo napájecích a 18 adresových vstupů A a 16 datových vstupů/výstupů DQL a DQU je obvod vybaven i 3 povolovacími vstupy E - chip enable, W - write enable G - output enable). Protoţe má tato MRAM oddělené bajtové řízení čtení/zápisu slova vstupy LB a UB (Lower Byte a Upper Byte), je moţné zapsat kaţdý bajt

72 PRAM - (PHASE-CHANGE RANDOM ACCESS MEMORY) Technologie PRAM (Phase-change Random Access Memory) vyuţívá změny krystalické struktury na amorfní a naopak za pomoci vysoké teploty. Daniel Jay Shanefield v září 1966 patentoval technologii na změnu fáze a v červnu 1969 patentoval pod číslem US patent první spolehlivou metodu změny fáze pouţitelná technologie výroby PRAM 2003 začíná na PRAM technologii pracovat i Samsung, následuje řada patentových přihlášek od Toshiby, Hitachi, Macronixu, Renesasu, Elpidy, Sony, Matsushity, Mitsubishi, Infineonu a dalších. Srpen 2004 Samsung tvoří první PRAM o velikosti 64 MB v září 2005 má jiţ 256 MB PRAM s programovacím proudem 400 μa a v prosinci získává další technologie od Ovonyxu, aby jiţ v září 2006 představil PRAM o velikosti 512 MB. V dubnu 2007 roku provedl veřejnou prezentaci i hlavní technolog Intelu Justin Rattner a před měsícem zaloţil Intel společně s STMicroelectronics a Francisco Partners (45,1%/48,6%/6,3%) ve Švýcarsku se souhlasem Evropské komise společnost Numonyx. Společnost Numonyx investuje 2,5 miliardy amerických dolarů, má zaměstnávat aţ osm tisíc zaměstnanců a její výrobní náplní má být výroba čipů NAND Flash a zřejmě i PRAM, na kterých velmi intenzívně pracují.