Nalezněte pracovní bod fotodiody pracující ve fotovoltaickem režimu. Zadáno R 00 kω, φ 5mW/cm 2. Fotovoltaický režim: fotodioda pracuje jako zdroj (s paralelně zapojeným odporem-zátěží). Obvod je popsán rovnicí U A +R*I A 0. Řešení: P 0 leží na průsečíku charakteristiky fotodiody o vrstevnici φ 5mW/cm 2 a grafu rovnice U A +R*I A 0 (označeno R). Průsečík leží ve 4.kvadrantu. P 0 [-6,5 μa, 0,65 V, 5 mw/cm 2 ]
Nalezněte pracovní bod fotodiody pracující ve fotovodivostním režimu. Zadáno U CC 5V, R 00 kω, φ 5mW/cm 2. U cc Fotovodivostní režim: fotodioda pracuje jako pasivní součástka (ve smyčce je v sérii zapojen odpor R a zdroj U CC ). Obvod je popsán rovnicí zatěžovací přímky U CC U A +R*I A Zatěžovací přímka prochází bodem napětí naprázdno [U 0 U CC, I A 0] a proud nakrátko [I k -50μA, U A 0], který leží mimo graf. Nahradíme jej bodem [-0μA, -4V], který dostaneme pro ΔI 0μA, ΔU R ΔI 0 5 0-5 V. P 0 [-0 μa, -4 V, 5mW/cm 2 ].
Nastavení pracovního bodu tranzistoru JFET Nastavení pracovního bodu pro U GS 0 tranzistor BF245B I GSS 5nA, I DSS 0mA Pro zapojení vlevo U GS 0 neboť I GSS 5nA vyvolá zanedbatelný úbytek na odporu R G. Zapojení odporu R G umožňuje přivedení signálu do hradla tranzistoru.
Tranzistoru JFET jako zdroj proudu tranzistor BF245B I GSS 5nA, I DSS 0mA V daném zapojení U GS 0. Zapojení vlevo. Pokud U DD >U DS sat,, tak je tranzistor v saturaci a chová se jako zdroj proudu, jehož hodnota je rovna I DSS 0mA (I DSS I D @U GS 0V). Zapojení vpravo. Pokud platí U DD >U DS sat +U RD, tak tranzistor zůstává v saturaci a chová se jako zdroj proudu, jehož hodnota je rovna I DSS 0mA (I DSS I D @U GS 0V).
Nastavení pracovního bodu tranzistoru JFET Nastavení pracovního bodu zesilovače ve třídě A. Proud I D vyvolává na odporu R S úbytek U RS I D.R S Vzhledem k tomu, že U G 0, je napětí U GS -I D R S. Vzniká záporné napětí U GS, kterým se přiškrtí kanál tranzistoru. Například požadujeme při U DD 20V, U DS U DD /20V a I D 4mA, což dle charakteristiky vyžaduje U GS,5V. Návrh R S U RS /I D U GS /I D,5/4.0 3 375Ω. Návrh R D (U DD U DS U RS )/I D (20-0-,5)/4.0 3 2,2kΩ
Tranzistor JFET odečet hodnoty strmosti (y 2S g m ) v pracovním bodě z výstupní charakteristiky z převodní charakteristiky y ΔUds 0-3 ΔID (5,9-2,4).0 2 S ΔUGS -- (-2) Po 3,5 (ma/v). y ΔUds 0-3 ΔID (9-0).0 2 S ΔUGS 0- (-2,6) Po 3,5 (ma/v).
Zesilovač třídy A s tranzistorem JFET. Zadáno U DD 20V, R D 2,2kΩ, R S 375Ω, R G MΩ, u ef 0mV, f20hz..20khz, R z 00 kω. Určete hodnoty C V, C V2, C B tak, aby zesílení zesilovače v daném frekvenčním pásmu nezáviselo na kmitočtu. Určete hodntoty u 22ef, R vst a R výst. 3 3,5 0 2200 0 0 3 22 2 u ef AU u ef y S RD u ef 7 6 y22 S 40 0 R vst Δu Δu22 RG (MΩ) Rvyst RD 2200 2022 ( Ω). 6 Δi Δi y 40 0 2 22 (mv). X << Rvst CV >> (nf) C 00 6 V ω C f R 20.0 8 CV V vst (nf) X CV << R >> 2 2 3 ω 20 00.0 80 Z CV C f R (nf) V 2 V 2 Z X CB << RS CB >> ω C f R 20 375 2 B B S C ( μf) C 00 ( μf) ( μf)
Stanovení mezních parametrů tyristoru a) U CC 400V, R Z 00Ω. Jedná se o stejnosměrný obvod, tyristor může pracovat pouze v blokovacím a propustném režimu, U RRM tedy nehraje roli. U DRM > U CC 400 (V), I T(AV) > (U CC U T ) / R Z (400,7)/004 (A) b) U a 230V/50Hz, R Z 00Ω. Tyristor může pracovat v propustném, závěrném a blokovacím režimu. U DRM U RRM >U a. 2230.,44 325 (V), I T(AV) > ½ (U a U T )/R Z ½ (230,7)/00,5(A)
Nakreslete příklady vnitřního zapojení logických hradel v technologii CMOS, realizujících funkce NOT, dvouvstupový NAND a dvouvstupový NOR, a odvoďte jejich pravdivostní tabulky. Uvažujte soustavu pracující s pozitivní logikou a s kladným napájecím napětím. Invertor NOT A X 0 0 NOR A B X 0 0 0 0 0 0 0 NAND A B X 0 0 0 0 0 Je-li signál A v úrovni log 0, vede tranzistor Q2, tranzistor Q nevede a výstup X je v úrovni +U DD, čili Xlog. Je-li Alog, je vodivý tranzistor Q, Q2 nevede a výstup je Xlog 0. Je-li Alog nebo Blog, je vodivý tranzistor Q2 nebo Q a současně je nevodivý buď tranzistor Q3 nebo Q4, takže v obou případech je výstup ve stavu Xlog 0. Pouze pokud jsou oba vstupy současně ABlog 0, jsou tranzistory Q i Q2 současně nevodivé a zároveň tranzistory Q3 i Q4 současně vodivé, takže výstup Xlog. Agresivní vstupní hodnotou je tedy log, což odpovídá logickému součtu, a výstup je zároveň negován. Hradlo tedy pracuje jako negovaný součet neboli NOR. Je-li Alog 0 nebo Blog 0, je tranzistor Q2 nebo Q nevodivý a zároveň tranzistor Q4 nebo Q3 vodivý, takže výstup je ve stavu Xlog. Pouze pokud je současně ABlog, jsou Q i Q2 současně vodivé a Q3 i Q4 nevodivé, takže výstup Xlog 0. Agresivní vstupní hodnotou je tedy log 0, což odpovídá logickému součinu, a výstup je zároveň negován. Hradlo tedy pracuje jako negovaný součin neboli NAND.