2.9 Čítače. 2.9.1 Úkol měření:



Podobné dokumenty
2.8 Kodéry a Rekodéry

2.7 Binární sčítačka Úkol měření:

SEKVENČNÍ LOGICKÉ OBVODY

VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Číslicová technika - laboratorní úlohy v mikroelektronice. Radim Vymětal

2-LC: ČÍSLICOVÉ OBVODY

Registry a čítače část 2


BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Sekvenční logické obvody

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Cíle. Teoretický úvod

Multimetr: METEX M386OD (použití jako voltmetr V) METEX M389OD (použití jako voltmetr V nebo ampérmetr A)

Struktura a architektura počítačů (BI-SAP) 4

1 Digitální zdroje. 1.1 Převod digitálních úrovní na analogový signál. Cílem cvičení je osvojení práce s digitálními zdroji signálu.

Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

Logické funkce a obvody, zobrazení výstupů

1 Zadání. 2 Teoretický úvod. 4. Generátory obdélníkového signálu a MKO

BDIO - Digitální obvody

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

5. A/Č převodník s postupnou aproximací

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno

Střední průmyslová škola elektrotechnická a informačních technologií Brno

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Typy a použití klopných obvodů

1.6 Operační zesilovače II.

Sylabus kurzu Elektronika

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry

Použití programovatelného čítače 8253

Studium klopných obvodů

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Návrh synchronního čítače

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

5. Sekvenční logické obvody

Zvyšování kvality výuky technických oborů

Návrh čítače jako automatu

Střední průmyslová škola elektrotechnická a informačních technologií Brno

Tlačítka. Konektor programování

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

3. Sekvenční logické obvody

7486 (4x XOR) 7408 (4x AND) Multimetr: 3x METEX M386OD (použití jako voltmetr V)

Elektronika pro informační technologie (IEL)

- + C 2 A B V 1 V 2 - U cc

L A B O R A T O R N Í C V I Č E N Í

Návrh ovládání zdroje ATX

Kombinační automaty (logické obvody)

Schmittův klopný obvod

KZPE semestrální projekt Zadání č. 1

OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ

Analogově-číslicové převodníky ( A/D )

Střídací tabule na fotbal

Seznam témat z předmětu ELEKTRONIKA. povinná zkouška pro obor: L/01 Mechanik elektrotechnik. školní rok 2018/2019

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

1. Navrhněte a prakticky realizujte pomocí odporových a kapacitních dekáda derivační obvod se zadanou časovou konstantu: τ 2 = 320µs

Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011

Na trh byl uveden v roce 1971 firmou Signetics. Uvádí se, že označení 555 je odvozeno od tří rezistorů s hodnotou 5 kω.

LOGICKÝ ANALYZÁTOR. Poslední změna ZADÁNÍ a) Změřte pomocí osciloskopu MSO2202A parametry signálu nstrobe (alternativní značení je

Logické obvody 10. Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita Logické obvody - 10 hazardy 1

MĚŘENÍ HRADLA 1. ZADÁNÍ: 2. POPIS MĚŘENÉHO PŘEDMĚTU: 3. TEORETICKÝ ROZBOR. Poslední změna

3/ %,1'(& 83'1 &( &3 )XQNFH. + ; ; ; ; / ; ; + ; EH]H]PuQ\

Manuál přípravku FPGA University Board (FUB)

Číslicová technika. Michal Vávře VCC G 5V MR PL. CPu CP D DO D1 D2 D3. CPu CP D DO D1 D2 D3 GND

Střední průmyslová škola, Ústí nad Labem, Resslova 5, příspěvková organizace

Programovatelné relé Easy (Moeller), Logo (Siemens)

Laboratorní cvičení z předmětu Elektrická měření 2. ročník KMT

Pracovní list - Laboratorní práce č. 6 Jméno: Třída: Skupina:

Sekvenční logické obvody

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody

VY_32_INOVACE_CTE_2.MA_19_Registry posuvné a kruhové. Střední odborná škola a Střední odborné učiliště, Dubno Ing. Miroslav Krýdl

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Pracovní list - Laboratorní práce č. 7 Jméno: Třída: Skupina:

Unipolární tranzistor aplikace

SEP2 Sensor processor. Technická dokumentace

Návod k obsluze ISI30/31/32/33

Programovatelné relé Easy (Moeller), Logo (Siemens)

RLC obvody sériový a paralelní rezonanční obvod

Title: IX 6 11:27 (1 of 6)

Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem Elektrickém zapojení Principu činnosti Způsobu programování

Control4 driver systému Lacrima - přijímač TRX-A a bateriové rádiové snímače teploty, vlhkosti TTX-A, TTX-AH a TTX-AX

Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer

Logické obvody. Přednáška 6. Prof. RNDr. Peter Mikulecký, PhD.

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

Krokové motory. Klady a zápory

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Logické řízení s logickým modulem LOGO!

Zvyšování kvality výuky technických oborů

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Číslicová technika 2. část učební texty (HS - určeno pro potřebu SPŠ Zlín) Str.: - 1 -

OVLÁDÁNÍ PÁSOVÉ DOPRAVY

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

Digitronové digitální hodiny

1.Zadání 2.POPIS MĚŘENÉHO PŘEDMĚTU 3.TEORETICKÝ ROZBOR

Transkript:

2.9 Čítače 2.9.1 Úkol měření: 1. Zapište si použité přístroje 2. Ověřte časový diagram asynchronního binárního čítače 7493 3. Ověřte zkrácení početního cyklu čítače 7493 4. Zapojte binární čítač ve funkci děliče 8 a navrhněte tabulku, podle které půjde zapojovat čítač ve funkci děliče 2,3, 15 5. Vypracujte protokol o měření 2.9.2 Použité přístroje: Zobrazovač hodnot: Hradla: Generátor pulsů: Propojení s PC: Program na kontrolu logických zapojení : Log probe RC 7493 (čítač) Time base RC Analog & Digital Data Unit RC RC 2000 Logic Analizer 2.9.3 Teorie: Čítače jsou sekvenční logické obvody, které umožňují spočíst jednotlivé pulsy a jejich stav je pak vyjádřen v určitém kódu (nejčastěji BCD). Čítače lze využít také k dělení vstupního kmitočtu, hovoříme o tzv. děliči frekvence. Čítače můžeme rozdělit: 1. Podle propojení BKO (bistabilní klopný obvod) na hodinové pulsy na asynchronní hodinový vstup je vždy vázán na výstup předchozího stupně, první na vstupní čítané pulsy synchronní hodinové pulsy všech BKO jsou propojeny paralelně na vstupní impulsy. 2. Podle počtu čítaných impulsů na n binární (BIN Č.) úroveň čítání N je dána počtem stupňů čítače n, tj. N=2P P dekadický (BCD Č.) desítkový čítač (mod 10) ostatní verze mod N

3. Podle směru čítání na vpřed od menšího čísla k většímu vzad čítají obráceně vratné s možností změny směru čítání. K realizaci čítače se využívají JK klopné obvody každý obvod je využit jako dělička. JK klopný obvod dělí vstupní frekvenci na poloviční frekvenci tak, že překlápí se spádovou hranou vstupního (hodinového) pulsu. Struktura asynchronního binárního čítače je zřejmá z obr. 1.Klopné obvody jsou zapojeny do série, kde výstup Q jednoho klopného obvodu se použije jako vstup C do dalšího v řade (proto asynchronní). Na J a K vstupy se přivede stav log 1, podle pravdivostní tabulky JK klopného obvodu se bude tedy výstup překlápět se sestupnou hranou vstupního signálu. Obr. 1. Struktura asynchronního binárního čítače vpřed Vstupem hodinového signálu je obdélníkový signál. Předpokládejme, že v čase t=0 je na všech výstupech Q logická 0 (lze realizovat nulovacím vstupem R). Rovněž hodinový signál je log 0. Sledujme výstupy Q1,Q2,Q3,Q4 při změnách hodinového signálu T (viz obr. 2). Po změně T z 0 na 1 jsou výstupy nezměněny. Po přechodu T z 1 na 0 (týl, spádová hrana) se překlopí první JK klopný obvod. Na výstupu Q1 je nyní stav log 1, což současně představuje čelo signálu (vzestupná hrana) pro druhý JK klopný obvod. Změna stavu Q2 nastane až při další změně T z 1 na 0, kdy se současně změní z 1 na 0 i Q1. Obdobným způsobem dochází ke změnám i na výstupech Q3 a Q4.

QB0B až Obr. 2. Časový průběh výstupů Q1 až Q4 asynchronního čítače Mezi asynchronní binární čítače lze řadit binární čítač 7493, viz. obr. 3. Binární čítač 7493 CP 0 - vstup hodinových impulsů (FI = 2; FI (LS) = 7) CPI - vstup hodinových impulsů (FI = 3; FI (LS) = 4,5) MR1, MR2 - vstupy nulování - výstupy čítače Obr. 3. Obvod 7493T

AB0B - připojte QB2B QB1B QB0B 2.9.4 Zadání: 1) Ověřte časový diagram asynchronního binárního čítače 7493 a) Poznamenejte si používané součástky a přístroje. b) Na základě schématu (Obr.4.) zapojte obvod a ověřte jeho funkčnost. POSTUP: - jako zdroj hodinových pulzů pro čítač využijte obdélníkový signál ze zařízení Time Base o velikosti výstupní hodnoty 1Hz. Výstupy QB0B AB3B). na vstupy zobrazovače (Log probe - pro použité součástky použijte napájení 5V ze základní desky sestavy RC2000 (module board) - na základě měření doplňte tabulku (Tab. 2.) hodnotami 0,1. c) Po ověření správné funkčnosti zavolejte vyučujícího ke kontrole. Obr. 4. Schéma zapojení čítače 7493 Vliv vstupů MR1 a MR2 na čítání je vidět níže v tabulce 1. Tab. 1. Vliv vstupů MR1 a MR2 na čítání. MRB1B MRB2B CPB1B H H x L L L L L x čítá čítá čítá čítá x L čítá čítá čítá čítá

QB2B QB1B QB0B a se Tab. 2. Funkční tabulka čítače při nezkráceném cyklu h-i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 2) Ověřte zkrácení početního cyklu čítače 7493 a) Poznamenejte si používané součástky a přístroje. b) Na základě schématu (Obr.5.) zapojte obvod tak, aby pomocí řídicího vstupu čítal ve zkráceném režimu od 0 do 12 a ověřte jeho funkčnost. Postup je stejný jako u předchozího příkladu, doplníme tabulku č.3 Poznámka: na základě hodnot výstupů QB2B bude resetovat čítač pomocí vstupů MRB1B a MRB2B. Tento reset je nutno provést v okamžiku, kdy na vstupu je dvanáctý hodinový puls (tj. 12B10B=1100B2B, tj. =1, QB2B=1) c) Po ověření správné funkčnosti zavolejte vyučujícího ke kontrole. Obr. 5. Schéma zapojení čítače ve zkráceném cyklu

až je QB2B QB1B QB0B (v připojte Tab. 3. Funkční tabulka čítače při zkrácení početního cyklu do 12 h-i 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 3) Zapojte binární čítač ve funkci děliče 9 a doplňte tabulku 4, tak aby bylo zřejmé které výstupy QB0B třeba přivést na resetovací vstupy pro zkrácení početního cyklu v rozsahu 1 až 15 a) Poznamenejte si používané součástky a přístroje. b) Na základě schématu (Obr.6.) zapojte obvod a ověřte jeho funkčnost. POSTUP: - jako zdroj hodinových pulzů pro čítač využijte Time Base o velikosti výstupní hodnoty 1Hz nebo 1KHz. Výstup hodinových pulzů připojte na čítač a na vstup Digital Input D INB7B (jednotky Analog & Digital Data Unit). Výstupy QB0B na vstupy Digital Input D INB0B - D INB3B (jednotky Analog & Digital Data Unit). - pro použité součástky použijte napájení 5V ze základní desky sestavy RC2000 (module board) - v počítači spusťte program RC 2000 ve funkci Logic Analizer. Vlevo dole je tlačítko RUN, kterým spustíte běh analyzéru. Pomocí šipek TIME si nastavte časovou základnu tak aby bylo dobře vidět jednotlivé stavy výstupů QB0B programu D INB0B D INB3B). - pokud máte vše dobře nastaveno na obrazovce jde dobře vidět jak se každých osm hodinových pulsů mění stav. Tlačítkem RUN zastavte běh analyzéru. Pomocí PrintScreen

QB1B, BB (Ctrl+PrtSc) sejměte obrazovku a vložte ji do programu Malováni (Ctrl+V). V programu Malování obrázek ořežte tak, aby bylo vidět jen časové průběhy a jejich označení. Uložte si jej na disk do adresáře C: \STUDENT\ČísloVašíSkupiny\příjmení.jpg. A do něj uložte obrázek pojmenovaný svým příjmením ve formátu JPG. c) Po ověření správné funkčnosti zavolejte vyučujícího ke kontrole. d) Navrhněte tabulku pro zapojení čítače ve funkci děliče, v tabulce je uveden způsob propojení vstupů MRB1B a MRB2B s výstupy čítače QB0B QB2B,. Obr. 6. Schéma zapojení čítače ve funkci děliče osmi Tab. 4. Tabulka čítače ve funkci děliče Zkrácení početního cyklu 1 2 3 4 5 6 7 8 9 10 11 12 QB2B 13 14 15 MRB1B MRB2B