Základní uspořádání pamětí MCU

Podobné dokumenty
Mikrokontroléry. Doplňující text pro POS K. D. 2001

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

požadovan adované velikosti a vlastností Interpretace adresy POT POT

Konfigurace portů u mikrokontrolérů

Dekódování adres a návrh paměťového systému

Pohled do nitra mikroprocesoru Josef Horálek

Jednočipové mikropočítače (mikrokontroléry)

Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Snížení příkonu MCU. Vybavení pro MCU. Snížení příkonu MCU. Možnosti snížení příkonu

Semestrální práce z předmětu Speciální číslicové systémy X31SCS

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Paměti Flash. Paměti Flash. Základní charakteristiky

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Profilová část maturitní zkoušky 2014/2015

MSP 430F1611. Jiří Kašpar. Charakteristika

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ /14

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC


Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Profilová část maturitní zkoušky 2015/2016

Přerušovací systém s prioritním řetězem

Operační paměti počítačů PC

Procesor Intel Pentium (1) Procesor Intel Pentium (3) Procesor Intel Pentium Pro (1) Procesor Intel Pentium (2)

Zobrazovací jednotky a monitory

Systém adresace paměti

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Základy digitální techniky

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2

PROCESOR. Typy procesorů

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení

Procesory z řady 8051

Metody připojování periferií BI-MPP Přednáška 2

Provádění instrukcí. procesorem. Základní model

ČEMU ROZUMÍ MIKROPROCESOR?

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.

Principy komunikace s adaptéry periferních zařízení (PZ)

Operační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit

Mikroprocesor Intel 8051

Náplň přednášky 1. Vestavěný systém Výrobci technických řešení Mikrokontroléry ARM NXP Kinetis KL25Z Rapid prototyping Laboratorní vývojová platforma

Řízení IO přenosů DMA řadičem

Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )

Základní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:

Procesor z pohledu programátora

Vstupně - výstupní moduly

Katedra informatiky a výpočetní techniky. 10. prosince Ing. Tomáš Zahradnický doc. Ing. Róbert Lórencz, CSc.

Počítače Didaktik. Jan Lorenz. Semestrální projekt z X31SCS

Architektura počítače

Hardware - komponenty počítačů Von Neumannova koncepce počítače. Von Neumannova koncepce počítače

Architektura Intel Atom

Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic

Počítač jako elektronické, Číslicové zařízení

Mikrořadiče společnosti Atmel

RISC a CISC architektura

Z čeho se sběrnice skládá?

Architektura počítačů

uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0

Architektura procesoru ARM

Metody připojování periferií

Přednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Struktura a architektura počítačů (BI-SAP) 7

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Jak do počítače. aneb. Co je vlastně uvnitř

Komunikace modulu s procesorem SPI protokol

Prostředí pro výuku vývoje PCI ovladačů do operačního systému GNU/Linux

Modul LCD displeje se čtyřmi tlačítky. Milan Horkel

od jaké adresy bude program umístěn? Intel Hex soubor, co to je, z čeho a jak se získá, k čemu slouží? Pseudoinstrukce (direktivy) překladače ORG, SET

TECHNICKÝ POPIS MODULU GRAFIK =============================

Struktura a architektura počítačů (BI-SAP) 9

Vstupně výstupní moduly. 13.přednáška

Struktura a architektura počítačů (BI-SAP) 10

Sbě b r ě n r i n ce

Pojem architektura je převzat z jiného oboru lidské činnosti, než počítače.

PROTOKOL O LABORATORNÍM CVIČENÍ

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Výstavba PC. Vývoj trhu osobních počítačů

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Kubatova Y36SAP procesor - control unit obvodový a mikroprogramový řadič RISC Y36SAP-control unit 1

Struktura a architektura počítačů (BI-SAP) 11

Operační systémy. Přednáška 8: Správa paměti II

Gymnázium a Střední odborná škola, Rokycany, Mládežníků 1115

V PRAZE Fakulta elektrotechnická Katedra teorie obvodů. Úvod do mikrokontrolérů ATMEL AVR Konkrétn. ATmega. Martin Pokorný 31SCS 2004

Registrový model HDD

Použití programovatelného čítače 8253

ORGANIZACE A REALIZACE OPERAČNÍ PAMĚTI

Zadání semestrálního projektu PAM

SDRAM (synchronní DRAM) Cíl přednášky:

Cache paměti (1) Cache paměť: V dnešních počítačích se běžně používají dva, popř. tři druhy cache pamětí:

Pokročilé architektury počítačů

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií

APLIKACE MIKROKONTROLÉRŮ PIC32MX

Intel (2) Intel (1) Intel (3) Intel (4) Intel (6) Intel (5) Nezřetězené zpracování instrukcí:

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Přerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení

Transkript:

Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou ve společném datovém prostoru. Používané u většiny výkonných MCU. K.D. - přednášky 2

Harwardská architektura Kódová a mají oddělené adresní prostory. Délka slova může být pro obě různá. Atmel AVR: 16 bitů, 8 bitů. Microchip PIC: 14 bitů, 8 bitů. V principu je možný přístup do obou pamětí současně (signálové procesory,...). Pro každý adresní prostor lze použít jen některé operace: Kódový a.p.: výběr instrukce, čtení dat. Datový a.p.: čtení dat, zápis dat. Výběr instrukce Čtení dat (MOVC...) Adresní postor kódové Zápis dat Čtení dat (MOV...) datové Zápis dat K.D. - přednášky 3 Využití adresního prostoru Fyzická nemusí pokrývat celý adresní prostor. Zbývající rozsah a.p. je pokryt vnější pamětí nebo nevyužit. V adresním prostoru datové jsou mapovány a někdy. Adresní postor kódové datové Rozsah adres Rozsah adres Rozsah adres vnitřní kódové Rozsah adres vnitřní datové K.D. - přednášky 4

Příklad Harwardské architektury: 51/52 kódové má velikost 64 kb. vnitřní datové má velikost 256 B. kódové Poznámka: MCU s architekturou 51/52 vyrábí pod různým označením řada výrobců. vnitřní datové 00 Pouze u 52 K.D. - přednášky 5 Složitější organizace datové (51/52) Do datové 51/52 jsou mapovány 4 sady registrů a bitově. vnitřní datové 00 Registrová sada 3 Registrová sada 2 Registrová sada 1 Registrová sada 0 K.D. - přednášky 6 30 2F 20 1F 18 17 10 0F 08 07 00 Bitově

Složitější organizace datové (PIC) Datová je rozdělena na 4 banky. Vždy je přístupný jen 1 bank volí se zápisem do RP1,RP0. K.D. - přednášky 7 Detaily organizace datové PIC Datová je rozdělena na 4 banky. Vždy je přístupný jen 1 bank volí se zápisem do RP1,RP0. K.D. - přednášky 8

Organizace kódové PIC Délka slova je 14 bitů. Adresa je dlouhá 13 bitů. Pro návratové adresy má samostatný stack s 8 úrovněmi. K.D. - přednášky 9 Lineární (Von Neumannova) architektura Všechny typy pamětí a jsou v jednom adresním prostoru. Lze zapisovat i do kódové (pokud to umožňuje technologie). Lze provádět program, uložený v datové (pokud to dovolí kapacita). U výkonných MCU lze někdy volit různé mapování pamětí do adresního prostoru. pamětí Rozsah adres Rozsah adres Rozsah adres vnitřní datové Rozsah adres vnitřní kódové Čtení Zápis K.D. - přednášky 10

Konfigurace s vnější a vnitřní pamětí Některé MCU umožňují připojení vnější datové nebo kódové. Pro vyvedení adresní a datové sběrnice se obvykle využije část paralelních portů. Přístup do vnitřní je obvykle rychlejší (např. v 1 taktu CLK)než do vnější (např. ve 3 taktech CLK). CPU Kódová Datová CPU Kódová Datová Interní sběrnice Interní sběrnice Paralelní porty Paralelní porty Vývody (piny) portů Vývody (piny) portů Vývody (piny) sběrnice Kódová Datová K.D. - přednášky 11 Připojení vnějších pamětí k 51/52 a mají samostatné řídicí signály. EA 52 P0 P2 P3 RD WR ALE PSEN Latch D7 - D0 A7 - A0 A15 - A8 Datová Kódová Není dodržena polarita signálů EA, RD, WR, PSEN, ALE K.D. - přednášky 12

Různé konfigurace pamětí u MCU Často lze volit použití vnitřní nebo vnější. Nevyužito a a) Pouze vnitřní b) i vnější c) Pouze vnější K.D. - přednášky 13 Různé konfigurace pamětí Renesas H8S Konfigurace se volí pomocí 3 pinů MD2,MD1,MD0. Situace na obrázku odpovídají konfiguracím Mode 4/5, Mode 6 a Mode 7. Poznámka: Mode4 a Mode5 se liší šířkou sběrnice 8/16 bitů. K.D. - přednášky 14

Konfigurace pamětí MCU 51/52 Pouze vnitřní. Konfigurace se volí pinem /EA (External Address). Velikost vnitřní kódové se liší podle výrobce a typu (1 kb 32 kb). kódové vnější datové Pouze u 52 vnitřní datové (/EA = H) 00 K.D. - přednášky 15 Konfigurace pamětí MCU 51/52 i vnější. vnější datové je oddělen od vnitřní datové. Některé MCU mají na čipu i část datové ve vnějším adresním prostoru (Dallas DS87C520). kódové vnější datové (/EA = H) vnitřní datové 00 (MOVC...) (MOV...) (MOVX...) K.D. - přednášky 16

Konfigurace pamětí MCU 51/52 Pouze vnější. Použití vnější kódové se volí pinem /EA (External Address) = L. kódové vnější datové vnitřní datové (/EA = L) 00 K.D. - přednášky 17