Praktické použití standartu IEEE Practical use of standard IEEE

Transkript

1 TECHNICKÁ UNIVERZITA V LIBERCI Fakulta mechatroniky, informatiky a mezioborových studií Studijní program: B2612 Elektrotechnika a informatika Studijní obor: 1234R567 Elektronické informační a řídicí systémy Praktické použití standartu IEEE Practical use of standard IEEE Bakalářská práce Autor: Vedoucí práce: Konzultant: Vojtěch Hlubuček prof. Ing. Zdeněk Plíva, Ph.D. Ing. Leoš Petržílka V Liberci

2

3

4 PROHLÁŠENÍ Byl jsem seznámen s tím, že na mou diplomovou práci se plně vztahuje zákon č.121/2000 Sb. o právu autorském, zejména 60 školní dílo. Beru na vědomí, že Technická univerzita v Liberci (TUL) nezasahuje do mých autorských práv užitím mé diplomové práce pro vnitřní potřebu TUL. Užiji-li diplomovou práci nebo poskytnu-li licenci k jejímu využití, jsem si vědom povinnosti informovat o této skutečnosti TUL; v tomto případě má TUL právo ode mne požadovat úhradu nákladů, které vynaložila na vytvoření díla, až do jejich skutečné výše. Diplomovou práci jsem vypracoval samostatně s použitím uvedené literatury a na základě konzultace s vedoucím diplomové práce a s konzultantem. Datum Podpis

5 PODĚKOVÁNÍ Touto cestou bych rád poděkoval panu profesoru Ing. Zdeněku Plívovi, Ph.D. za cenné rady při vedení mé bakalářské práce. Dále děkuji konzultantovi panu Ing. Leoši Petržílkovi za jeho čas a pomoc při řešení problémů vzniklých při osazení desky. V neposlední řadě bych rád poděkoval své rodině a přátelům, za jejich neocenitelnou morální podporu při tvorbě práce. 4

6 ABSTRAKT Bakalářská práce je zaměřena na testovací metodu integrovaných obvodů a desek plošných spojů Boundary Scan. Cílem bylo navrhnout a následně realizovat hardware, na kterém by byly demonstrovány principy a testovány funkce standardu IEEE Schematické zapojení zadané vedoucím práce, obsahující řetězec testovatelných integrovaných obvodů Boundary Scan s připojenými testovacími obvody, s možností přivedení externích hodnot na měřící body, bylo rozšířeno o převodník z USB na paralelní port LPT. Tento elektronický obvod byl nazván Aplikační deska Boundary Scan. Bakalářská práce se následně věnuje vytvoření softwaru sloužícího k ovládání této desky. Konkrétně se jedná o zajištění komunikace a řízení datového toku mezi PC a aplikační deskou. Navrhované řešení umožňuje, kromě testování propojení, měřit napětí a hodnoty pasivních součástek. ABSTRACT The bachelor s dissertation focuses on a testing method for integrated circuits and Boundary Scan boards. The aim has been to propose and subsequently realise hardware which can demonstrate the principles and test the function of the IEEE standard. The diagrammatic connection assigned by the dissertation supervisor containing a string of testable integrated Boundary Scan circuits with the option of inducing external values to the measuring points was expanded to include a USB transducer on a parallel LPT port. This electronic circuit has been called the Boundary Scan application board. The bachelor s dissertation is subsequently dedicated to the creation of software used to control this board. This specifically involves the securing of the communication and control of the data flow between the PC and the application board. The proposed solution enables the measuring of the voltage and the values in the passive components as well as the testing of the connection. 5

7 KLÍČOVÁ SLOVA analogový Boundary Scan, IEEE , IEEE , JTAG, převodník z USB na LPT, aplikační deska Boundary Scan; KEY WORDS analog Boundary Scan, IEEE , JTAG, IEEE , Converter from USB to LPT, application board Boundary Scan; 6

8 Obsah Seznam obrázků... 8 Seznam příloh... 9 Seznam symbolů a zkratek Úvod Motivace Cíl práce Analýza Historie a vývoj JTAG Architektura Boundary Scan Boundary Scan buňky Datové registry Instrukční registr TAP a TAP Controller Obvody Instrukce Boundary Scan Datové formáty IEEE BSDL HSDL SVF STAPL Hardwarová realizace aplikační desky Napajecí zdroj DPS LPT - paralelní port USB/LPT převodník Obvody Boundary Scan Budič 74BCT Analogový multiplexor SCAN-STA Analogový monitor napětí SCAN-STA Testovací software aplikační desky Programový přístup na LPT Popis hlavního formuláře Řízení datového toku Závěry a doporučeni

9 Seznam obrázků Obr. 2.1: Schematické zapojení BSC Obr. 2.2: Schéma BS buňky Obr. 2.3: Instrukční registr Obr. 2.4: TAP Obr. 2.5: Stavový diagram TAP kontroléru Obr. 2.6: Analogový Boundary Scan Obr. 2.7: Měření hodnoty rezistoru Obr. 2.8: Měření hodnoty kondenzátoru Obr. 2.9: IR registr v BDSL kódu Obr. 3.1: Schéma zapojení napájecího zdroje Obr. 3.2: Registry LPT konektoru Obr. 3.3: Schéma zapojení USB/LPT převodníku Obr. 3.4: Nastavení pojistek ATMega Obr. 3.5: Schematické vnitřní zapojení obvodu SCAN-STA Obr. 4.1: Ukázka zdrojového kódu přístupu k LPT Obr. 4.2: Popis hlavního formuláře Obr. 4.3: Formulář výběru instrukcí Obr. 4.4: Ukázka zdrojového kódu Test-Logic-Reset Obr. 4.5: Ukázka zdrojového kódu zápisu do IR registru Obr. 4.6: Ukázka zdrojového kódu Výpis na TDO

10 Seznam příloh Příloha A: Schéma zapojení Příloha B: Seznam součástek Příloha C: Plošný spoj v návrhovém prostředí Eagle Příloha D: Tabulky funkcí a příkazů STA400 Příloha E: Časový diagram SCAN-STA476 Příloha F: Konfigurace BSR a instrukce 74BCT8244A Příloha G: Snímek osazené desky 9

11 Seznam symbolů a zkratek JTAG (Joint Test Action Group) IEEE (Institute of Electrical and Electronics Engineers) JEDEC (Joint Electron Device Engineering Council) BSCs (Boundary Scan Cells) TAP (Test Acces Port) TDI (Test Data In) TDO (Test Data Out) TCK (Test Clock) TMS (Test Mode Select) TRST (Test Reset) IR (Instruction Register) DR (Data Register) BR (Bypass register) ID (Identification Register) TBIC (Test Bus Interface Circuit) ABM (Analog Boundary Module) BIST (Built In Self Test) MUX (Multiplexor) USB (Universal Seriál Bus) LPT (Line Printer Terminal) MSB (Most Significant Bit) LSB (Least Significant Bit) ISC (In System Configuration) 10

12 1. Úvod 1.1. Motivace Komplikace s testováním desek plošných spojů (dále jen DPS) o vysoké konstrukční obtížnosti byly patrné již v polovině osmdesátých let. Z tohoto důvodu vznikl rychlý, automatický, softwarový způsob testování integrovaných obvodů (dále jen IO) DPS, ale i kompletních zařízení, bez potřeby vytvářet měřící body a mechanicky připojovat měřící hroty nebo sondy na vývody, nazývaný JTAG, který byl později standardizován normou IEEE [4] Základním principem JTAGu je nahrazení pole hrotů integrovanými elektronickými buňkami, které jsou již zakomponovány v IO tak, že oddělují jeho logická jádra od fyzických vývodů bez vlivu na navrženou funkčnost obvodu. [4] Buňky pak v podstatě pracují jako virtuální sondy uvnitř součástky, připojené na posuvný Boundary Scan registr, na který je pak pomocí sériové komunikace možné číst a zapisovat. Celkový test pak tedy spočívá v načtení testovacích hodnot simulujících vstupní a výstupní hodnoty pinů, spuštění samotného testu a k následnému přečtení a vyhodnocení výsledků. Při větším počtu testovaných obvodů na DPS jsou tyto posuvné registry na sebe napojené tak, že tvoří jeden souvislý řetězec. K detekci, případně vzniklých chyb mezi dvěma IO, dochází jednoduchým porovnáním výstupních hodnot prvního s hodnotami na vstupu druhého IO. Velkou výhodou testovacího standartu JTAG je jeho mnohostranné využití. Kromě již zmíněného testování jader IO a vzájemného propojení mezi nimi je také využíván k odladění prototypu hardwaru od montážních chyb, programování logických obvodů CPLD (Complex Programmable Logic Device), konfigurace semipermanentních pamětí EPROM (Erasable Programmable Read Only Memory), atd. [4] Modifikace původního standardu norma IEEE , dále rozšiřuje použití JTAGu o možnosti měření napětí v reálném čase, sledování nízkofrekvenčních signálů a testování a měření hodnot rezistorů a kondenzátorů. 11

13 1.2. Cíl práce Bakalářská práce Praktické použití standardu IEEE se skládá ze tří hlavních částí členěných do jednotlivých kapitol. Teoretická část se zabývá důvodem vzniku, historií vývoje a funkčními principy testovacího rozhraní Boundary Scan. Seznamuje se základními, ale i s rozšiřujícími články architektury testovací logiky definovanými dle normy IEEE jakými jsou Boundary Scan buňky, TAP řadič a datový a instrukční registr. Popisuje měření hodnot pasivních součástek a poukazuje na rozdíly v architektuře mezi digitální a analogovou formou Boundary Scanu. Vysvětluje chování obvodů při zavolání povinných a nejčastěji používaných volitelných instrukcí. Charakterizuje jednotlivé datové formáty a programovací jazyky používané k obsluze Boundary Scanu. Praktická část obsahuje hardwarovou realizaci aplikační desky. Jsou zde podrobně vysvětleny jednotlivé části schématu zapojení, např. napájecí stabilizovaný zdroj aplikační desky, převodník USB/LPT a obvody Boundary Scan. Přičemž důraz je kladen právě na popis součástek tvořící testovací řetězec. V poslední části praktické části bakalářské práce je popsán zdrojový kód softwaru sloužícího k testování funkcí aplikační desky. Tento ovládací kód je napsán v jazyce C# pod.net Frameworkem, v integrovaném vývojovém prostředí Microsoft Visual Studio Program je po grafické stránce rozdělen na hlavní formulář a formuláře sloužící k výběru požadovaných instrukcí. Po funkční stránce je ovládací program rozdělen na část realizující přístup k paralelnímu portu a část sloužící k řízení datového toku mezi počítačem a aplikační deskou. 12

14 2. Analýza 2.1. Historie a vývoj JTAG S nástupem nových technologii ve výrobě IO a DPS (např. technologie SMT, BGA, QFP) vedoucím k stále větší minimalizaci se objevil problém v jejich koncové výstupní kontrole. Doposud používaná technika fyzického testování se stala z důvodu malých rozměrů mezi piny pouzder, a stále častějším využívání vícevrstvých plošných spojů, příliš nákladnou a v některých případech dokonce nerealizovatelnou. [4] Více jak 95 % výrobních vad na DPS bylo následkem nedokonalosti plošných spojů, či chyb při pájení. Vyvstaly tak požadavky výrobců na novou metodu testování osazených desek. [6] V roce 1985 vzniklo Společenství výrobců integrovaných obvodů a jejich prodejců JTAG (Joint Test Action Group) jenž přišlo se Standard Test Access Port and Boundary Scan Architecture, který byl v roce 1990 standardizován normou IEEE Tato norma popisuje použití metody Boundary Scan pro digitální piny číslicových systémů. [6] Prvním procesorem podporujícím JTAG byl ještě téhož roku vydaný procesor firmy Intel, který vedl k urychlení přijetí standardu i ostatními výrobci. V roce 1993 byla vydána revize s názvem a, obsahující úpravy definic a nové volitelné instrukce. O rok později byla norma b doplněna o popisný jazyk BDSL (Boundary scan description language). V roce 2001 došlo ke sloučení instrukcí SAMPLE a PRELOAD, jejichž význam bude vysvětlen v kapitole Instrukce Boundary Scan. Za účelem testování i jiných než striktně digitálních typů pinů prošel standard v roce 2000 dalším vývojem. Vytvořila se nová modifikace standard IEEE , popisující implementaci Boundary Scan pro analogové piny, tzv. Analog Boundary Scan. Tato modifikace je nadmnožinou původního standardu rozšířená o dodatečné obvody umožňující testovat a určovat hodnoty pasivních součástek, vzorkovat napětí a sledovat nízké frekvence signálů. Modifikace standardu IEEE rozšiřuje využití Boundary Scanu na kapacitně vázané obvody s možností testování technologie LVDS (Low Voltage 13

15 Differential Signaling). Jedná se o testování vylepšených I/O pinů určených pro vysokokapacitní sériové přenosy dat v řádech Gbitů za sekundu. Prozatím poslední standardem je v roce 2009 ratifikován IEEE Standard je zpětně kompatibilní s původním standardem. Je rozšířen o vylepšené funkce a v rámci úspory místa využívá pouze dvouvodičového TAP rozhraní, kde je přenos dat realizován pouze piny TMS a TCK. Využívá se k testování více jádrových zařízení (multi-core), systému na chipu (Systém on Chip - SoC), atd. [3] 2.2 Architektura Boundary Scan V dnešní době má velká většina IO v sobě Boundary Scan již zakomponován. Využívají se však stále ještě obvody a paměťové čipy, jež tuto testovací metodu nepodporují. Avšak tyto součástky a části desek je možné uspořádat do bloků označovaných jako clustery, na které následně připojíme testovací obvody Bondary Scanu. Jejich prostřednictvím na výstupech generujeme testovací úrovně, na něž již clustery reagují dle své standardní funkce. [4] Boundary Scan architektura využívá přepínání mezi funkčním a testovacím režimem. Obsahuje povinné, volitelné a uživatelské prvky. Prvky testovacího režimu jsou vyhrazeny pouze k testování, žádným zásadním způsobem tedy neovlivňují původně navrženou funkci. Povinné a volitelné prvky přesně definuje norma. Zatímco však využití volitelných prvků závisí zcela na úvaze konkrétního výrobce, povinné prvky v dané architektuře musí být obsaženy. Patří sem TAP, TAP Controller, instrukční a datové registry. Rozšiřující uživatelské prvky jsou vlastními inovacemi výrobce. Nejčastěji se používají různé druhy vylepšeného testování, ladění procesorů, programování obvodů, atd. Typickým příkladem uživatelských prvků je ISC (In System Configuration). [5] Boundary Scan buňky Boundary Scan zařízení, lze přeložit do češtiny jako zařízení zapisující do rozhraní, má všechny vstupní a výstupní piny obvodů, jak je patrné ze schematického zobrazení na obr. 2.1, propojeny prostřednictvím Boundary Scan buněk BSCs (Boundary Scan Cells). BSCs jsou umístěny mezi vstupní a výstupní piny obvodu a logické jádro čipu. Jediným náznakem jejich přítomnosti je zpoždění signálu na vstupu vznikající 14

16 průchodem přes jeden MUX (Multiplexor). Vstupní piny, bez předřazených testovacích buněk TCK, TMS, TDI a normou definovaný avšak nepovinný TRST, se nazývají řídícími signály a závisí na aktuálním stavu TAP controlleru, o kterém bude pojednáno v následující kapitole TAP a TAP Controller. Obrázek 2.1: Schematické zapojení BSC (převzato z [8]) Schéma standardní buňky BSC zobrazené na obr. 2.2 se skládá z dvojice D klopných obvodů. První klopný obvod se nazývá sledovací (Capture) a druhý řídící (Control). Tyto dva klopné obvody jsou mezi sebou propojeny vstupním a výstupním multiplexorem. [5] Buňky Boudary-Scanu se využívají ve čtyřech základních režimech. Obrázek 2.2: Schéma BS buňky (převzato z [3]) 15

17 Ve standardním módu (Normal mode) je vstup a výstup systémových dat napřímo propojen, proto BSC primární funkci testovaného obvodu žádný způsobem neovlivňuje. [2] V záchytném módu (Capture mode) je logická hodnota ze vstupu Data_In dat vedena přes vstupní multiplexor na klopný obvod Shift Register. K zápisu dochází v reakci na náběžnou hranu impulsu na vstupu ClockDR. [2] Logickou hodnotu posuvného módu (Shift mode) z výstupu předcházející buňky Scan out přivádíme na vstupní pin Scan in následující buňky. Tuto hodnotu zachytíme do klopného obvodu Shift Registr impulsem na vstupu ClockDR. [2] Hodnota aktualizačního módu (Update mode) je za pomoci sériového přemísťování zaznamenána v klopném obvodu Parallel Output Register. Poté je příchozím hodinovým signálem na vstup UpdateDR přesunuta na výstup Data Out. [2] Datové registry Architektura Boundary Scan obsahuje dva povinné datové registry. Patří sem již dříve zmiňovaný Boundary Scan registr a Bypass registr. Skupinu volitelných datových registrů zastupují Identification Register, User Data Register, Design-Specific Registers. Všechny tyto registry se zapojují tak, že TDI (Test Data In) je spojeno s bitem s nejvyšší hodnotou v registru MSB (Most Significant Bit). Nejméně významný bit registru LSB (Least Significant bit) je připojen k TDO (Test Data Out). [2] Ve stejnou dobu může být v řetězci TDI - TDO zapojen pouze jeden z těchto registrů. Buňky Boundary Scanu jsou zřetězeny do Boundary Scan registru BSR (Boundary scan Registr). Při zvolení některého z registrů, dochází k propojení jeho vstupu s pinem TDI a výstupu s pinem TDO. Registr je tím propojen s příslušnými vstupy a je možno využívat jeho dva pracovní režimy. Do sériového režimu jsou přiváděny nové hodnoty, které jsou pak sériově posouvány ze vstupního pinu TDI tímto řetězcem do výstupního pinu TDO. Paralelní mód umožňuje provádět souběžné zachycení hodnot tzv. Capture nebo zápis nasunutých hodnot do výstupu registru tzv. Update. [1] Povinný BR (Bypass register) je tvořen jednobitovým posuvným registrem vloženým mezi vývody TDI a TDO. Registr se na náběžnou hranu TCK nastaví na logickou nulu, což má za následek vyřazení daného integrovaného obvodu 16

18 ze sériového testovacího kanálu bez ovlivnění jeho nastavení, čímž dochází k minimalizaci délky cesty a zrychlení práce s rozsáhlými Boundary Scan řetězci. [1] Přestože je využití identifikačního registru ID (Identification Register) volitelné, musí být při jeho případné aplikaci v obvodu splněné parametry předepsané normou IEEE ID registr je 32 bitovým identifikačním registrem sloužícím pouze ke čtení. První čtveřice bitů obsahuje informaci o verzi IO. Následujících 16 bitů je vyhrazeno pro popis konkrétního typu součástky. K identifikaci výrobce slouží 11 bitů registru. Tento identifikační kód je odvozen od normy JEDEC (Joint Electron Device Engineering Council) a umožňuje identifikovat 2032 výrobců. Poslední bit, bit s nejmenším významem LSB, je nastaven na logickou jedničku, a tedy na opačnou hodnotu, než je použita k inicializaci Bypass registru. Těchto 32 bitů se při zavolání instrukce IDCODE postupně vysune do TDO. [1] User Data Register jsou uživatelem definované registry. V případě PLD prvku se nejčastěji jedná o kód verze návrhu. [2] Výrobce může přidat zkušební datové registry Design-Specific Registers věnované účelům jeho vlastních návrhů. [1] Instrukční registr Instrukční registr IR (Instruction Register) je povinným prvkem Boundary Scan architektury. Obsahuje aktuálně prováděnou instrukci testování a součastně určuje, jaký datový registr bude vybrán mezi piny TDI a TDO sériového řetězce. Jeho minimální velikost jsou dle normy 2 bity. Tato hodnota je dána počtem čtyř povinných instrukcí. Maximální délka IR registru není omezena. Velikost použité instrukční sady je tak závislá pouze na potřebách výrobce obvodu. [1] IR registr se skládá ze dvou samostatných registrů. Z posuvného shift registru, který slouží pro posun dat od TDI k TDO a pevného paralelního registru, nazývaného též hold registr, do něhož se hodnoty ukládají paralelním přesunem z posuvného registru. [1] 17

19 Obrázek 2.3: Instrukční registr (převzato z [1]) TAP a TAP Controller Stavový TAP diagram společně se čtyřmi povinnými a jedním nepovinným řídícím signálem představují hlavní ovládací prvek celého Boundary Scan zařízení nazývaný TAP řadič (Test Access Port), který součastně umožňuje programovat JTAG rozhraní. Jedná se o synchronní sekvenční obvod se vstupními signály TMS a TCK a výstupními signály řídící jednotlivé bloky architektury. [5] Pomocí TAP rozhraní (interface) komunikují vnitřní obvody Boundary Scanu integrovaného obvodu se svým nadřazeným systémem. TAP interface se skládá z pěti vstupů TCK, TMS, TDI, TDO a nepovinného TRST. [5] Obrázek 2.4: TAP (převzato z [1]) 18

20 Vstupní testovací hodiny TCK (Test Clock Input) jsou synchronní a nezávislé, vestavěné hodiny, časující činnosti kompletní logiky testovacího módu jakými jsou např. čtení vstupních hodnot, detekce změny stavů, atd. K transportu dat ze vstupního pinu TDI dochází na příchozí vzestupnou hranu pulsu TCK. Na sestupnou hranu TCK se data přesunou na výstupní pin TDO. [1] Logické hodnoty přiváděné na TMS (Test Mode Select) TAP řadiče se využívají pro řízení zkušebních operací. TMS signály jsou vzorkovány na náběžnou hranu impulsu TCK a následně dekódovány pro generování požadovaných řídících signálů uvnitř čipu, přičemž pin obvodu musí být v nezapojeném stavu nastaven na log 1. [1,2] Vstupní sériová data TDI (Test Data In) jsou v závislosti na stavech TAP řadiče přivedena buď do instrukčního registru, nebo do testovacího datového registru. Data jsou načtena na náběžnou hranu TCK. Není-li přiveden signál na TDI, musí být na vstupu nastavena, z důvodu zamezení neočekávaných stavů, logická jednička, kterou získáváme připojením tzv. pull-up rezistoru na vstupní pin TDI TAPu. [1,2] Výstupní data jsou v testovacím režimu z instrukčního nebo datového registru dle nastavení TAP řadiče sériově posunuta k výstupnímu testovacímu pinu TDO (Test Data Out). Data jsou taktována sestupnou hranou impulsu TCK. V případě, že žádná data přes buňky neprocházejí je ovladač TDO nastaven na neaktivní stav vysoké impedance. [1,2] Oproti předchozím čtyřem signálům je asynchronní reset kontroléru TRST (Test Reset) nezávislý na taktu TCK. Tento nepovinný vstup je aktivní na logickou nulu. Při detekci nízké úrovně se hardwarově resetuje celé zařízení TAP. [1,2] Na obrázku 2.5 je zobrazen stavový TAP diagram obsahující 16 stavů určujících jakým způsobem se bude BSR chovat. Jednotlivé stavy jsou vybírány v závislosti na synchronních signálech TMS a TCK. Směr šipky určuje, jaký stav se vybere na příchozí hodinový impuls TCK a logická hodnota odpovídá hodnotě signálu TMS. 19

21 Obrázek 2.5: Stavový diagram TAP kontroléru Ve stavovém diagramu TAP kontroléru se nachází šest stavů: Test-Logic-Reset, Run-Test/Idle, Shift-DR, Pause-DR, Shift-IR a Pause-IR ve kterých automat setrvává, jestliže nedochází ke změnám na TMS. Z těchto stabilních stavů je však Test-Logic- Reset jediným, který se nemění při přivedené logické jedničce. Nastavíme-li tedy TMS na log. 1, dojde během maximálně pěti impulzu TCK v závislosti na předchozí pozici v diagramu k resetování celého testovacího rozhraní. Tento reset je synchronní a je příčinou možnosti vynechání řídícího signálu TRST. V případě požadavku na zprostředkování testovacího režimu rozhraní je TMS nastaveno na logickou nulu a je zapnut hodinový signál TCK. Stabilní stav Test-Logic- Reset je opuštěn a automat přejde do následujícího stavu Run-test/Idle. Z tohoto režimu pak přechází buď do větve řízení datového registru (SelectDR-Scan) nebo větve řízení instrukčního registru (SelectIR-Scan), eventuelně se vrací zpět do výchozího stavu. [1] 20

22 Větev řízení datového registru v sobě zahrnuje stavy Capture-DR, Shift-DR, Update-DR, Pause-DR a Exit-DR. Ve stavu Capture-DR jsou do paralelních vstupů vybraného registru souběžně uložena data. Ke změně stavu nedochází v případě, že vybraný registr paralelními vstupy nedisponuje, nebo jejich snímání není vyžadováno vybranou instrukcí. Ve stabilním stavu Shift-DR jsou předchozí načtená data sériově přesouvána náběžnou hranou hodinového impulsu TCK na výstup TDO. K propojení kanálu TDI registr TDO dochází pouze po dobu trvání tohoto stavu. Poslední přesun se provede v okamžiku přechodu do stavu Exit1-DR. V tomto dočasném přechodovém stavu zůstává registr bez změny. Nezmění-li se v dalším taktu logická hodnota TMS, přechází automat do stavu Update-DR. V opačném případě pokračuje do stabilního, neaktivního stavu Pause-DR. V tomto stavu automat setrvává bez ovlivnění obsahu registru do příchodu první logické jedničky, poté pokračuje do stavu Exit2-DR. Tento stav umožňuje vrátit se zpět do Shift-DR a navázat na sériový posun nebo přejít do posledního stavu větve datového registru Update-DR. V tomto stavu TAP kontroléru je sériový přenos dat zcela dokončen. V případě požadavku instrukce registru IR je na sestupnou hranu TCK paralelně nahrán na paralelní výstupy předem nasunutý stav.[1,2] První stav větve řízení instrukčního registru Capture-IR funguje podobně jako již popsaný Capture-DR, s tím rozdílem, že do IR registru nejsou posílána data z externích pinů, ale fixní hodnota. Fixní kód obsahuje data specifická pro konkrétní obvod, avšak poslední dva bity jsou povinně nastaveny na hodnotu 01. Na impuls hodinového signálu se automat přesune do stavu Shift-IR. Zde jsou v předešlém kroku nastavená data na náběžnou hranu TCK, posouvána směrem k výstupu TDO. Součastně dochází k nasunutí hodnoty ze vstupu TDI. Nastavením logické jedničky na TMS se provede poslední sériový posun a stav se změní na Exit1-IR. V tomto stavu, stejně jako v předchozí větvi datového registru, volíme mezi přesunem do Pause-IR následně pak Exit2-IR nebo přesunem do stavu Update-IR. Při přechodu ze stavů Exit1-IR či Exit2-IR se na závěrnou hranu TCK přesune hodnota z posuvné do paralelní části IR registru. Po ukončení tohoto přesunu začíná platit nově vybraná instrukce. [1,2,3] Obvody Pro testování výhradně digitálních pinů byla navržena norma IEEE Pro testování analogových pinů bylo tedy nutné pozměnit vnitřní uspořádání 21

23 architektury Boundary Scanu, a tak vznikl standart , který je plně kompatibilní s předchozím standardem, s rozšířenými možnostmi kontroly zapojení a měření hodnoty pasivních součástek, sledování hodnot napětí a signálu o nízké frekvenci v reálném čase. Obrázek 2.6: Analogový Boundary Scan (převzato z [12]) V normě je TAP kontrolér rozšířen o 2 piny AT1 a AT2 umožňující připojení k analogové testovací sběrnici. Tyto dva signály je možné pro účely testu připojit vstupními a výstupními piny přes struktury TBIC (Test Bus Interface Circuit) a ABM (Analog Boundary Module). Každý I/O pin součástky kromě řídících signálů obsahuje také ABM. Je to 4 bitový modul, ve kterém jsou 2 bity využívány standardem a zbývající 2 bity slouží pro ovládání analogových přepínačů se jmenovitou hodnotou odporu do 30 Ω. [7,12] DC měření Pin a sběrnice AT1 jsou připojeny k interní sběrnici AB1, která se nazývá stimulační cesta. Tato cesta je mezi stimulačním zdrojem a testovacím uzlem k požadovanému ABM pinu vytvořena pomocí TBIC přepínačů. Sběrnice AT2 22

24 používaná jako měřící cesta, je připojena na sběrnici AB2. Měřící cesta je uvnitř čipu do požadovaného uzlu propojená sadou TBIC přepínačů a přepínačem ABM. Tento způsob měření principiálně tedy odpovídá měřící metodě uzlových napětí. [7,12] V případě měření hodnoty rezistoru, jsou jeho konce připojeny ke dvěma ABM pinů. Odpor se vypočítá rozdílem potencionálů na těchto pinech podělených aktuální stimulační hodnotou dle vzorce: Na obrázku 2.7 je zobrazeno schéma zapojení měření odporu vůči zemi. Jako stimulační zdroj je ke sběrnici AT1 připojen proudový zdroj a měření na výstupu zajišťuje voltmetr. [7] Obrázek 2.7: Měření hodnoty rezistoru (převzato z [7]) AC měření K měření hodnoty impedance neznámé součástky je zapotřebí, vzhledem k tomu, že je impedance vyjádřena komplexním číslem, naměřit alespoň dvě hodnoty. Ke stimulační cestě je připojen AC proudový zdroj. Voltmetr připojený na měřící pin pak naměří úbytek napětí vznikající na impedanci. Druhá potřebná hodnota, hodnota fázového posunu, je získána změřením fáze napětí a předchozí znalostí fáze proudu stimulačního zdroje. Získáním těchto dvou hodnot jsme schopni určit, zda se jedná o impedanci kapacitního nebo induktivního charakteru. [7] 23

25 V případě měření konkrétní hodnoty kapacity kondenzátoru se používá metoda zvaná Roll-off. Tato metoda pro svou činnost vyžaduje laditelný generátor signálu a digitální RMS voltmetr připojený dle schématu obrázku 2.8 na integrační článek. Tento integrační článek má frekvenční charakteristiku dolnopropustního filtru a je tvořen vnitřními odpory spínačů ABM a TBIC a kondenzátorem neznámé hodnoty. [7] Obrázek 2.8: Měření hodnoty kondenzátoru (převzato z [7]) Roll-off neboli poklesu napětí o -3dB se na RC filtru dosáhne laděním vstupní frekvence na funkčním generátoru připojeném ke sběrnici AT1 a sledováním výstupu RMS hodnoty na AT2. Získáný kmitočet, který se označuje jako kmitočet zlomu, jehož fázový posuv je roven -45. Z naměřených hodnot se následně vypočítá kapacita neznámého kondenzátoru ze vzorce: Instrukce Boundary Scan Instrukce rozdělujeme na veřejné (public instructions) a soukromé instrukce (private instructions). Norma IEEE uvádí celkem devět veřejných instrukcí, které dále rozděluje na povinné a nepovinné. Jedná se o instrukce s přesně definovanou funkcí, vazbami a propojením uvnitř daného obvodu. Oproti tomu je podoba soukromé instrukce závislá na potřebách návrháře a využívá se výhradně s komponentami výrobce. Jejich, jejichž maximální počet je dán množstvím nevyužitých kombinací podle zvolené velikosti IR. [2] 24

26 TAP Controller musí rozeznávat tři, respektive čtyři povinné instrukce: BYPASS, SAMPLE, PRELOAD, EXTEST. V roce 2001 revizní normou IEEE c, došlo ke sloučení instrukcí SAMPLE a PRELOAD v jednu samostatnou instrukci SAMPLE/PRELOAD. První jmenovaná instrukce BYPASS má svůj kód povinně složený ze samých logických jedniček. Objeví-li se tato instrukce v IR registru setrvává příslušný obvod ve funkčním režimu, pouze se mezi jeho piny TDI a TDO zapojí jednobitový Bypass registr. Tímto obvodem jsou tak bez jeho samotného ovlivnění přesouvána příchozí data do následujícího obvodu. [2] Po zavolání další povinné instrukce SAMPLE / PRELOAD zůstává obvod také ve funkčním stavu, s tím rozdílem, že je do kanálu TDI a TDO zapojen BSR registr. Instrukce je používána pro načtení nových testovacích bitů do BSR. Původní hodnoty obsahu registru se vysunou na výstup obvodu, aniž by došlo k ovlivnění či přerušení základních funkcí. Oproti BYPASS instrukci, zde není kód přesně definován, záleží tedy pouze na výrobci, jakou z povinných kombinací instrukci SAMPLE / PRELOAD přidělí. [2] Při použití instrukce EXTEST je obvod přepnut do testovacího režimu. Do cesty TDI a TDO je zapojen, ve stavu Shift-DR, BSR registr. Multiplexor Control je příchozím signálem Mode přepnut na výstupní klopný obvod BSC. Ve stavu Capture-DR jsou data zachycená na vstupu, po přechodu do stavu Shift-DR, sériově vysouvána na výstup. Instrukci definuje povinný kód složený ze samých logických nul. [2] Norma obsahuje, kromě již uvedených instrukcí, ještě šest dalších nepovinných instrukcí. Instrukce INTEST nastavuje vstupy pro testování interních části obvodu z vnějších pinů a následně sleduje odezvy na jeho výstupech. Instrukce tedy principiálně substituuje testování metodou jehlového pole (Bed of nails). Přestože se jedná o nepovinnou instrukci, tedy takou, která nemusí být TAP controllerem podporována, je její podoba a funkce přesně určena standardem. [2] Použití instrukce RUNBIST vyvolá spuštění integrovaného testovacího obvodu BIST (Built In Self Test). Instrukcí je možné provádět dynamické testování bez nutnosti 25

27 načítání komplexních dat. Standard IEEE vyžaduje provádět toto testování ve stavu TAP controlleru Run-Test/Idle. Výsledek testu je zachycen vybraným datovým testovacím registrem ve stavu Capture-DR. Při aplikaci instrukce RUNBIST musí být výsledky testů totožné pro všechny komponenty. [2] Instrukce CLAMP definuje pomocí BSC výstupní logické hodnoty obvodu. Mezi TDI a TDO je zapojen Bypass registr a na piny obvodu je přivedena statická hodnota. Požadovaná hodnota je následně nasunuta společně s testovacími vzorky. [2] Instrukce IDCODE je v instrukčním rejstříku implementována pouze tehdy, je-li součástí Boundary-Scan architektury ID registr. Při zavolání IDCODE se mezi piny TDI a TDO vloží registr a na hodinový impuls TCK je na výstup vysunuta trvale uložená informace v předepsané hodnotě. [2] viz. bod Datové registry. Vzhledem k tomu, že se jedná o registr určený pouze ke čtení, jsou nově nasouvaná data z TDI zahozena. Instrukce USERCODE je podobně jako předchozí instrukce závislá na implementaci datového registru User Data v architektuře. Liší se však tím, že její provedení není určeno normou a podoba je tedy zcela závislá na výrobci. K testování obvodů, které nepodporují Boundary Scan testování se využívá volitelná instrukce HIGHZ. Instrukce nastaví všechny výstupy obvodu do neaktivního stavu, do stavu vysoké impedance. [2] Norma rozšiřuje rejstřík instrukcí o instrukci PROBE, která sleduje napětí v reálném čase. Instrukce umožňuje sledování signálu AT2 procházejícího celým systémem bez ovlivnění jeho hodnoty. Zatímco je instrukce aktivní, lze načítat a vpouštět signály pinu AT1 do zařízení. Tento postup je však nutno provádět s maximální opatrností, neboť by mohlo dojít k poškození součástky. [7] 2.3 Datové formáty IEEE Kapitola pojednává o nejrozšířenějších standardizovaných datových formátech podporujících IEEE sloužících k programování součástek a ukládání testovacích dat. Jedná se o programovací jazyky BSDL, HSDL a standard testovacích postupů SVF a jeho rozšiřujícího formátu STAPL. 26

28 2.3.1 BDSL Boundary Scan popisný jazyk BDSL (Boundary Scan Description Language) je podmnožinou programovacího jazyku VHDL respektující standard sloužící k automatizaci testovacího procesu, popisu vlastností testovací logiky a specifikaci charakteristik konkrétních obvodů. Textové soubory ASCII v jazyku BDSL bývají poskytovány přímo výrobci dané součástky, obsahují identifikační kód součástky, generické parametry, identifikaci TAP pinů. Popisují logické rozhraní, délku a strukturu BSR, IR registr a jeho instrukční sadu. [3] Na obrázku 2.7 je ukázka kódu v jazyku BDSL definující velikost IR registr a povinné instrukce společně s přidělenými kódy. attribute INSTRUCTION_LENGTH of XYZ : entity is 2; attribute INSTRUCTION_OPCODE of XYZ : entity is BYPASS (11), & EXTEST (00), & SAMPLE (10) ; attribute INSTRUCTION_CAPTURE of XYZ : entity is 01 ; Obrázek 2.9: IR registr v BDSL kódu HSDL HSDL (Hierarchical Scan Description Language) byl navržen firmou Texas Instruments, slouží jako doplněk jazyka BSDL a používá stejnou podmnožinu VHDL. HSDL obsahuje popis propojovací sběrnice mezi jednotlivými obvody. V tomto jazyku je uvedeno, jak jsou jednotlivé součástky podporující standard spojeny na úrovni celé DPS. Oproti BSDL tak popis nekončí na hranici mezi součástkou a DPS. [9] Vzhledem k tomu, že u HSDL můžeme přistupovat k jednotlivým součástkám, nedochází k problémům s rozlišením dat konkrétních součástek testovacího řetězce, jak tomu bylo u BSDL, což má za následek přehlednější zobrazení a snadnější testování načtených testovacích řetězců. [9] 27

29 2.3.3 SVF SVF (Serial Vector Format) vznikl za spolupráce společností Texas Instruments a Teradyne v roce Jde o standardní textový soubor v kódování ASCII, který se skládá z řady sekvenčních signálů přivedených na TAP rozhraní. Pro změnu stavu TAP automatu se používá přímo příslušný název příkazu, popisující sběrnici JTAG nebo vlastní IR a DR scany. [9] Tento formát se nejčastěji používá k programování a testování FPGA a EEPROM STAPL STAPL (Standard Test And Programming Language) byl vyvinut v 90. letech rozšířením formátu JAM a standardizován institucí JEDEC pod názvem JESD-71. Podporuje programování a testování systémů s prvky uživatelského rozhraní., skládá se z řady programových příkazů obsahujících instrukce a parametry ukončených středníkem. Parametry požadovaného datového typu mohou mít podobu konstant, výrazů či proměnných. Jazyk nestanovuje žádné limity pro délky řádků případně velikosti souborů, avšak pro přehlednost kódu se každý příkaz píše na nový řádek. [10] STAPL soubor se skládá z příkazů NOTE, ACTION, CRC a bloků PROCEDURE a DATA. V příkazu NOTE je uložena dokumentace funkcí STAPL souboru v podobě textových řetězců. STAPL soubor musí obsahovat příkaz ACTION potřebný k provedení všech uživatelem vybraných operací. Příkaz obsahuje seznam bloků PROCEDURE volaných v určitém pořadí potřebných k dokončení operace. Jednotlivé bloky popisují výpočty a další zpracování, včetně interakcí s IEEE CRC příkaz obsahuje cyklický redundantní kód STAPL souboru ověřující integritu dat souboru. [10] Program jazyku STAPL se vytváří pomocí nástroje Composer. Jedná se buď o samostatnou ulitu nebo součást integrovaného vývojového prostředí, která je schopna pracovat s mnoha různými typy informací jakými jsou testovací vektory, datový design, řetězce standardu , atp. [10] 28

30 3. Hardwarová realizace aplikační desky 3.1. Napájecí zdroj DPS Z transformátoru, respektive z usměrňovače je přivedeno stejnosměrné napětí na napájecí obvod, který je zobrazen na obr Skládá se z kladného stabilizátoru 7805, dvojice filtračních elektrolytických kondenzátorů, keramického blokačního kondenzátoru a signalizační diody s předřazeným rezistorem. Obrázek 3.1: Schéma zapojení napájecího zdroje Pro svoji bezproblémovou funkčnost potřebují stabilizátory řady 78xx úbytek napětí na regulačním členu minimálně 2,5V. Rozsah vstupního napájecího napětí se tedy pohybuje od 8V do 24V, kde horní mezní hodnota je dána konstrukčním omezením stabilizátoru a nesmí být v žádném případě překročena. Maximální hodnota proudu na výstupu stabilizátoru je dle datasheetu 1,5A. Elektrolytický kondenzátor C5 slouží jako filtrační nabíjecí kondenzátor usměrňovače a má za úkol akumulovat náboj v době, kdy výstupní napětí z usměrňovače dosahuje maxima a dodávat energii do zařízení, když výstupní napětí prochází nulou. Elektrolytický kondenzátor C6 je v obvodu použit pro zlepšení impulzní odezvy zdroje. U kondenzátoru C5, který má oproti kondenzátoru C7 podstatně menší hodnotu kapacity, jsou požadavky kladeny především na nízkou parazitní indukčnost. Je použit keramický kondenzátor hodnoty M1 zabraňující rozkmitání stabilizátoru na vysokém kmitočtu. K indikaci připojeného napájecího napětí je použita červená LED dioda s předřazený rezistorem hodnoty 220R. 29

31 3.2. LPT-paralelní port Původní rozhraní sloužilo k jednosměrnému paralelnímu přenosu dat z počítače do tiskárny s osmi bitovou prodlouženou ASCII sadou znaků. S rozvojem tiskáren schopných posílat různé stavové informace a s příchodem externích ZIP mechanik byl paralelní port přizpůsoben pro obousměrný provoz a později roku 1994 standardizován normou IEEE Většina počítačů v těchto letech obsahovala dva I/O porty LPT1 a LPT2 s adresami 0x378-0x37F respektive 0x278-0x27F. Pro paralelní port se nejčastěji používá pětadvaceti pinový D-sub konektor s třemi základními registry zobrazenými na obrázku 3.2. [13] Obrázek 3.2: Registry LPT konektoru (převzato z [13]) Na adrese 0x378 případně 0x278 se nachází datový registr (Data Register) s piny označenými (D0 - D7) určenými v závislosti na modu pro čtení nebo zápis osmi bitové hodnoty na linku. Na aplikační desce jsou tyto piny určeny pro potřeby mikrokontroléru realizující převodník USB/LPT. V případě připojení k počítači přes paralelní port slouží piny D0, D1, D2 k přenosu řídících signálů TDI, TCK a TMS. Oblast stavového registru (Status Register) má adresu v porovnání s datovým registrem o jednu vyšší 0x379 (0x279). Velikost registru je osm bitů avšak spodní trojice bitů (S0 S2) není na konektor vyvedena. Na pin S6 konektoru paralelního portu aplikační desky jsou vysouvány výstupní hodnoty TDO. Řídící registr (Control Register) na adrese 0x37A (0x27A) obsahuje řídící jednosměrné, obousměrné ale i hardwarově invertované piny. Stejně jako u předchozích dvou registrů má velikost osm bitů, ale pouze spodní čtyři (C0 - C3) jsou vyvedeny na konektor. Zbývající piny (G0 - G7) slouží k uzemnění. 30

32 3.3. USB/LPT převodník V průběhu několika posledních let z počítačových sestav a přenosných počítačů z důvodu velkých rozměrů a zastaralosti LPT porty téměř zcela vymizely. Oproti tomu došlo k nárůstu zařízení připojitelných přes USB port a následně tak k jeho masovému rozšíření. Z tohoto důvodu bylo schéma zapojení a návrh DPS o toto rozhraní doplněno. Adaptér USB/JTAG není podporován žádnou ze standardních tříd USB zařízení jakými jsou například HID (Human Interface Device) nebo UMS (Universal Mass Storage). Bylo by nutné navrhnout vlastní komunikační protokol a napsat k němu příslušné ovladače. Tento značně softwarově náročný postup se podařilo překonat pomocí upraveného zapojení převodníku USB/LPT z [11]. Po připojení k počítači USB rozhraním se převodník přihlásí jako virtuální paralelní port, se kterým již můžeme pracovat stejně jako s klasickým paralelním portem. Další výraznou výhodou tohoto řešení je podstatné zjednodušení a snížení nároků na velikost ovládacího zdrojového kódu z důvodu, že k ovládání vybíráme v podstatě mezi dvojicí paralelních portů. Zapojení USB/LPT převodníku je zobrazeno na obrázku 3.3. Obrázek 3.3: Schéma zapojení USB/LPT převodníku 31

33 Hlavní součástí převodníku je integrovaný obvod mikrokontrolér AVR ATMega08-16AU od společnosti Atmel, který je napájen přímo z USB portu napětím 5V. Datové piny portu D+ a D- jsou připojeny přes rezistory s hodnotou 220R, které společně s vnitřním odporem portu a ochrannými diodami tvoří jednoduchý napěťový dělič. Zbylé piny mikrokontroléru jsou vyvedeny na paralelní port, jehož aktivitu indikuje LED dioda. Po osazení všech součástek USB/LPT převodníku bylo nutné mikrokontrolér naprogramovat. Byl použit programovací software Ponyprog2000, konkrétně verze 2.06f Beta. Po výběru typu mikroprocesoru ATMega08 a nastavení v I/O port setup na AVR ISP I/O je zkompilovaný soubor s příponou hex z [11] odeslán do mikrokontroléru. Potřebné nastavení pojistek (fuses) dle datasheetu ATMega08 zobrazuje obrázek 3.4. Obrázek 3.4: Nastavení pojistek ATMega08 Po připojení zařízení přes USB je ještě nutné provést nezbytnou instalaci ovladačů. Po dokončení instalace se zařízení připojí do systému jako LPT port. V případě, že základní deska počítače paralelní port LPT1 obsahuje, je nutné ve správci zařízení nově přidaného portu v záložce Emulation, nastavit adresu portu na 278h (632, LP2). 32

34 3.4. Obvody Boundary-Scan Budič 74BCT8244 Neinvertující budič sběrnice 74BCT8244 patří do skupiny testovatelných integrovaných obvodů firmy Texas Instruments. V normálním režimu tyto součástky funkčně pracují jako ekvivalent osmičkových neivertujících budičů 74BCT244. Přivedením logické jedničky na vstupy 1OE, 2OE je aktivován testovací režim, který následně umožňuje sledovat a řídit vstupní a výstupní piny zařízení. Ovládání tohoto režimu je realizováno pomocí čtyř vodičového TAP rozhraní. Instrukční set obsahuje mimo povinných instrukcí standardu i volitelné instrukce INTEST, CLAMP a HIGHZ. Tabulka konfigurace Boundary Scan registru a kódy Instrukčního registru jsou uvedeny v příloze F: Konfigurace BSR a instrukce 74BCT8244A.[15] Budič v zapojení aplikační desky společně s odporovou sítí paralelního DA převodníku slouží k nastavení napětí na vstupní testovací pin obvodu STA476 a ovládání obvodů STA Analogový multiplexor SCAN-STA400 SCAN-STA400 je dvaceti pinová součástka, ve které je pět pinů vyhrazeno TAP controlleru (TCK, TDI, TDO, TMS, TRST), dva piny analogové sběrnici (AT1, AT2) a šest pinů (A0, A1, A2, A3, A01, A23) analogovému multiplexoru. K výběru a nastavení modu součástky slouží pět ovládacích pinů (CE, CEI, Mode, C1, C0) viz. Příloha D: Tabulky funkcí a příkazů STA400. Zařízení může být nakonfigurováno jako dvojitý 2-1 nebo jeden 4-1 analogový multiplexor. Obsahuje prvky testovacího standartu IEEE a podporuje kromě povinných instrukcí volitelné instrukce HIGHZ, CLAMP a PROBE. Ovládací piny, jak je zobrazeno na vnitřním schematickém zapojení zařízení na obrázku 3.5, jsou připojeny k testovací sběrnici přes ABM. V případě, že zařízení pracuje v analogovém testovacím režimu, je možné tyto piny využít jako piny analogového multiplexoru. Díky tomu získáme celkem jedenáct testovacích uzlů. [7] 33

35 Obrázek 3.5: Schematické vnitřní zapojení obvodu SCAN-STA400 Ve schematickém zapojení aplikační desky nalezneme dva tyto obvody. Na čtveřici analogových vstupních pinů prvního obvodu SCAN-STA400 v Boundary Scan řetězci je možné přes spínače S3 a S5 přivést externí hodnoty. Zbývající dva analogové výstupní piny jsou přes spínač S4, rezistor R30 a kondenzátor C9 propojeny s druhým multiplexorem. Na druhý multiplexor SCAN-STA400 jsou přivedeny přes přepínač S4 hodnoty odporové sítě, trimru, teplotního senzoru a světelného senzoru. Výstupní piny A01 a A23 jsou propojeny přes spínač S2 a rezistor R Analogový monitor napětí SCAN-STA476 SCAN-STA476 je nízko příkonový, analogový monitor napětí sloužící ke vzorkování napětí nebo sledování až osmi vstupních analogových kanálů v reálném čase. K zahájení měření, volbě analogového vstupu či přístupu k výsledkům, se používá pěti pinový TAP controller, plně kompatibilní se standardem SCAN-STA476 umožňuje měřit napětí s přesností na 2 mv, v rozsahu od 0V až do hodnoty napájecího napětí, které se může pohybovat od 2,7V do 5,5V. [14] 34

36 Volba analogového vstupu a měření napětí je zobrazena v příloze E: Časový diagram SCAN-STA476. Ve stavu automatu Shift-IR se na pin TDI přivede hodnota od 40h do 47h, v závislosti na výběru požadovaného pinu A0 až A7. Ve stavu Shift-DR je na výstup TDO postupně vypisována dvanácti bitová hodnota naměřeného vzorku jádra SCAN-STA476. [14] Na aplikační desce zaujímá analogový monitor napětí SCAN-STA476 čtvrtou, tedy poslední pozici testovacího Boundary Scan řetězce. Je napájen 5V, čímž je určena i maximální hodnota měřeného napětí. Na jeho vstupní analogové kanály je připojen teplotní senzor, senzor světla fotodioda, odporový trimr, odporová síť, a piny analogové testovací sběrnice AT1 a AT2. 35

37 4. Testovací software aplikační desky K vytvoření testovacího softwaru aplikační desky Driver_Application_Board_BS bylo použito integrovaného vývojového prostředí Microsoft Visual Studio 2010 za použití programovacího jazyku C# pod.net Framework Programový přístup na LPT V operačním systému MS-DOS byl programový přístup k paralelnímu portu umožněn přímým zápisem do registru LPT. Windows 95, 98 a Me tento přímý přístup, i když v komplikovanější formě, také podporovaly. Ke změně došlo s příchodem operačních systémů s jádrem Windows NT. Operační systémy mezi které patří Windows XP, Vista a 7 pracují v tzv. chráněném módu, který uživatelům psaných programů neuděluje práva k přístupu na LPT. K překonání tohoto problému byla proto do testovacího softwaru importována knihovna inpout32.dll, která obsahuje mimo jiné funkce Out32 a Inp32 sloužící ke zprostředkování čtení a zápisu na paralelní port. Aby se daly tyto dvě funkce v programu používat, bylo je potřeba nejprve nadeklarovat. Ve Visual Studiu do projektu Driver_Application_Board_BS byla přidána nová třída PristupLPT, jejíž zdrojový kód je zobrazen na obrázku 4.1. namespace Driver_Application_Board_BS { class PristupLPT { [DllImport("inpout32.dll", EntryPoint = "Out32")] public static extern void PP_Output(int address, int value); // Import fce Out32 z inpout32.dll a nahrazení PP_Output [DllImport("inpout32.dll", EntryPoint = "Inp32")] public static extern int PP_Input(int address); // Import fce Inp32 z inpout32.dll a nahrazení PP_Input } } Obrázek 4.1: Ukázka zdrojového kódu přístupu k LPT V první části kódu se z knihovny inpout32.dll vybere funkce Out32. Vlastnosti této funkce jsou přiřazeny nově definované funkci PP_Output s parametry adresy portu (address) a hodnoty (value), kterou chceme na vybraný port poslat. Druhá část slouží 36

38 k importování funkce Inp32 z knihovny inpout32.dll a jejímu následnému nahrazení funkcí PP_Input s parametrem adresy portu (address) vracející zachycená data z aplikační desky. Pro správnou funkci příkazu DLLImport je nutné vložit direktivu using System.Runtime.InteropServices;. 4.2 Popis hlavního formuláře Po spuštění programu Driver_Application_Board_BS se otevře okno hlavního formuláře viz. obrázek 4.2. Obrázek 4.2: Hlavní formulář programu Driver_Application_Board_BS Levá část formuláře v sekci Drive signals skupiny checkboxů Input slouží k nastavení spodních třech bitů datového registru, jehož hodnotu tvoří právě vstupní řídící signály, jak bylo uvedeno v kapitole 3.2 LPT-paralelní port. Zaškrtnutím checkboxu jsou takto vybrané řídící signály nastaveny na logickou jedničku. V sekci Select parallel port se vybere příslušný LPT s aktuální adresou zobrazenou v Address LPT. Stisknutím tlačítka Write je na zvolený port odeslána nastavená logická hodnota. V případě, že nebyl příslušný LPT před stisknutím tlačítka vybrán, vyskočí chybové hlášení, které na tuto nutnost upozorňuje. V sekci Drive signal Output je z pinu S6 oblasti stavového registru LPT portu, stisknutím tlačítka Read vypsána hodnota výstupu TDO. Výstupní hodnotu je potřeba po každé změně a zápisu vstupních dat aktualizovat. Tento způsob zápisu a čtení je pro ovládání aplikační desky z důvodu časové náročnosti a absence opravy zadání nevhodný. Slouží tak spíše pro testování programu a propojení aplikační desky s počítačem. 37

39 4.3 Řízení datového toku Po výběru součástky, kliknutím na tlačítko v sekci Select device hlavního formuláře se otevře nový formulář zvolené součástky s možností nastavení instrukce - viz. obrázek 4.3. Obrázek 4.3: Formulář výběru instrukcí Po stisknutí tlačítka Write instruction je binární kód vybrané instrukce převeden na textový řetězec. K uzavření formuláře součástky slouží tlačítko Exit. Zápis vybraných instrukcí do stavového diagramu TAP kontroléru proběhne po kliknutí na tlačítko hlavního formuláře Write Instruction. V případě, že v sekci Select instruction nebyly vybrány žádné instrukce, se zobrazí hlášení oznamující tuto skutečnost a automaticky se nastaví instrukce BYPASS. Programový zápis a čtení hodnot stavového automatu je pro zpřehlednění rozděleno na tři části: TLR (Test-Logic-Reset), Boundary Scan Instruction Shift a Boundary Scan Data Shift. #region TLR (Test-Logic-Reset) //bin.: 4, 2, 1; PristupLPT.PP_Output(vyberLPT, 4);//TMS=1, TCK=0, TDI=0 Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, 6);//TMS=1, TCK=1, TDI=0 Thread.Sleep(cekani); // cekani 50 ms.. Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, 0);//TMS=0, TCK=0, TDI=0 Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, 2);//TMS=0, TCK=2, TDI=0 Thread.Sleep(cekani); // cekani 50 ms #endregion Obrázek 4.4: Ukázka zdrojového kódu Test-Logic-Reset 38

40 Ukázka zdrojového kódu na obrázku 4.4 zobrazuje část programu sloužící k resetování stavového automatu. Zavoláním funkce PP_Output, s parametry adresy portu a hodnoty zapisované na vybraný port je na TMS po dobu pěti pulsů TCK přiváděna logická jednička. Mezi jednotlivými zápisy logické hodnoty na port je voláno časové zpoždění, respektive uspání Thread.Sleep, s hodnotou cekani nastavenou na 50ms. V druhé části programu je stabilní stav Test-Logic-Reset opuštěn a automat přechází do stavu Run-test/Idle. Je vybrána větev řízení instrukčního registru (SelectIR- Scan) a přes stav Capture-IR se automat přesune do stavu Shift-IR, který je určený pro zápis instrukcí do IR registru - viz. obrázek 4.5. #region Zapis do IR registru for (int i = 0; i < (sirbits.length)-2; i++) { string j; int k; j = string.format("{0}", sirbits[i]); k = Int32.Parse(j); PristupLPT.PP_Output(vyberLPT, k); Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, k+2); Thread.Sleep(cekani); // cekani 50 ms } string sj; int ik; sj = string.format("{0}", sirbits[sirbits.length-1]); ik = Int32.Parse(sj); PristupLPT.PP_Output(vyberLPT, ik + 4); Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, ik ); Thread.Sleep(cekani); // cekani 50 ms #endregion Obrázek 4.5: Ukázka zdrojového kódu zápisu do IR registru Zápis je realizován pomocí cyklu for procházejícím řetězec sirbits, v němž jsou uchovány po sobě jdoucí vybrané instrukce v binární podobě. Pro zapsání na port je potřeba získat ze znaku řetězce číselnou hodnotu. K tomu je v programu použita metoda Parse, která převádí textový typ proměnné na číselný typ. V proměnné k celočíselného datového typu integer je nyní uložena aktuální hodnota TDI. Zapíšeme ji funkcí PP_Output na paralelní port. Tímto způsobem projdeme a načteme do IR registru celý řetězec až do předposledního znaku. Zápis posledního znaku je od předchozích odlišný a je řešen v druhé části ukázky zdrojového kódu - viz. obrázek 4.5. Na TMS se nastaví logická jednička a provede se poslední sériový posun. 39

41 Stav automatu se změní na Exit1-IR a při dalším přechodu ze stavů Exit1-IR do Update-IR se na závěrnou hranu TCK přesune načtená hodnota do paralelní části IR registru. Po ukončení tohoto přesunu začínají platit vybrané instrukce. Ve třetí části zápisu a čtení hodnot stavového automatu - Boundary Scan Data Shift je vybrána větev řízení datového registru (SelectDR-Scan). Přes stav Capture-IR se automat přesuneme do stavu Shift-DR, ve kterém je na výstup TDO postupně vypisována hodnota Boundary Scan registru. Část zdrojového kódu provádějící výpis hodnot na paralelní port je zobrazena na obrázku 4.6. #region Vypis na TDO if (IR1 == " ") { pocetbitudr1 = 1; } else { pocetbitudr1 = 16; } if (IR2 == " ") { pocetbitudr2 = 1; } else { pocetbitudr2 = 48; }.. pocetbitudr = pocetbitudr1 + + pocetbitudr4; for (int i = 0; i < (pocetbitudr-1); i++) { int l; PristupLPT.PP_Output(vyberLPT, 0); //TMS=0 TCK=0 TDI=0 l = PristupLPT.PP_Input(0x379); //Vystup stav.registru if (l >= 64) { l = 1; } else { l = 0; } stdo += Convert.ToString(l); Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, 2); //TMS=0 TCK=1 TDI=0 Thread.Sleep(cekani); // cekani 50 ms } int il; PristupLPT.PP_Output(vyberLPT, 4); //TMS=1 TCK=0 TDI=0 il = PristupLPT.PP_Input(0x379); if (il >= 64) { il = 1; } else { il = 0; } stdo += Convert.ToString(il);// posledni hodnota Thread.Sleep(cekani); // cekani 50 ms PristupLPT.PP_Output(vyberLPT, 6); //TMS=1 TCK=1 TDI=0 Thread.Sleep(cekani); cekani 50 ms #region Vypis DR STA476 if (pocetbitudr1 == 1) {stdo476 = "Bypass registr";stdo = stdo.remove(0, 1); } //osetri Bypass instrukci a smaze 1.bit retezce else { for (int i = 15; i >= 0; i--) {stdo476 += string.format("{0}", stdo[i]); } stdo = stdo.remove(0, 16);//smaze 16 znaku retezce } #endregion Vypis DR STA400_2 Vypis DR STA400_1 Vypis DR Obrázek 4.6: Ukázka zdrojového kódu Výpis na TDO 40

42 V zápisu do TDO je nejprve ošetřeno použití instrukce BYPASS, respektive vložení jedno bitového datového bypass registru mezi vstupní pin TDI a výstupní TDO. V případě zvolení jiné instrukce je velikost datového Boundary Scan registru nastavena na 16, 18 nebo 48 bitů v závislosti na vybraném zařízení testovacího řetězce. Celkový počet bitů DR registrů se uloží do proměnné pocetbitudr. V cyklu for dochází k zápisu hodnot z paralelního portu, kde příchozí hodnota 64 odpovídá váze bitu S6 stavového registru LPT. V případě nižší hodnoty je do řetězce stdo na náběžnou hranu hodinového impulsu TCK zapsána logická nula. Po přivedení logické jedničky na TMS se v okamžiku přechodu do stavu Exit1-DR provede poslední zápis, následně automat přechází do stavu Update-DR. V tomto stavu TAP kontroléru je pak sériový přesun dat zcela dokončen. V závěru ukázky zdrojového kódu je na příkladu SCAN STA-476 uveden postup získání binární hodnoty datového registru. Nejprve dojde k vyhodnocení podmínky, zda byla zvolena instrukce BYPASS. V případě pozitivního výsledku je do řetězce stdo476 vložen text informující o použití Bypass registru a v řetězci stdo je smazán první znak. V opačném případě je zavolán cyklus for procházející sestupně prvních šestnáct znaků řetězce. Díky tomu jsou znaky zapisovány do řetězce stdo476 tak, že je bit nejvyššího významu MSB vlevo a bit nejnižšího LSB vpravo. Obdobným způsobem se získají hodnoty datových registrů zbývajících zařízení Boundary Scan řetězce, které jsou po zpracování vypsány na obrazovku. 41

43 5. Závěry a doporučení Smyslem této práce bylo vytvoření elektronického obvodu sloužícího k seznámení s funkčními a testovacími principy standardu IEEE Od počátku bakalářské práce byl kladen důraz na nalezení řešení využívající maximální množství uplatnění, které nám testovací metoda Boundary Scan nabízí. Vysokou univerzálnost použití dodává řešení velký počet portů a měřících pinů, které umožňují připojení různých zařízení. Hlavním motivem pro volbu a uskutečnění této bakalářské práce byly autorovi předchozí zkušenosti s návrhovým prostředím Eagle, návrhy desek plošných spojů s jejich následnou realizací. Pro realizaci řešení po hardwarové a posléze i softwarové stránce s vyžadovanými parametry si autor musel doplnit a rozšířit své znalosti v problematice analogového testování metodou Boundary Scan. Po určitém přepracování a rozšíření schématu zapojení zadaných vedoucím práce přistoupil k návrhu Aplikační desky Boundary Scan. Přestože již měl předchozí zkušenosti s návrhem a osazováním desek plošných spojů, ve schématu zapojení se poprvé setkal s typem pouzdra LLP. Pouzdro bylo vzhledem ke svým minimalistickým rozměrům, rozteči pájecích vývodů 0.5mm a DAP (ploška na spodní části pouzdra připojená ke GND), osazeno ve firmě zabývající se výrobou desek plošných spojů. K tomuto kroku bylo přistoupeno po konzultaci s vedoucím práce. Přestože autor nebyl žádným způsobem omezen velikostí návrhu, snažil se zachovat optimální poměr mezi velikostí desky a akceptovatelným přístupem k ovládacím přepínačům a jednotlivým portům. Při návrhu se autor dopustil několika chyb, přičemž dvě nejzávažnější zásadně ovlivnily funkčnost, respektive způsobily nefunkčnost elektronického obvodu Aplikační desky Boundary Scan. První chyba se nachází v zapojení převodníku z USB na LPT. Jedná se o odzrcadlení portu USB, kde autor při návrhu otočil jednotlivé piny portu, tím zároveň došlo i k záměně napájecích pinů obvodu ATMEGA08, což mělo pro mikroprocesor destruktivní následky. Po diagnostikování chyby se autor snažil o opravu plošného spoje přerušením cest od USB a o změnu jejich vedení na požadované místo pomocí napájených drátků. Zvolené řešení však nedosáhlo potřebných výsledků především 42

44 z důvodu malých prostorů mezi jednotlivými výstupními piny USB, díky čemuž nebyly drátky připájeny s uspokojivou pevností. Na desce zůstal USB port nepřipojen a obvod realizující převod mezi USB a LPT je tak nefunkční. Druhá chyba, která má za následek dysfunkci části desky obsahující obvody Boundary Scan, je souhrnem chyb v návrhových pravidlech. Nejmarkantnějším pochybením je umístění blokovacích kondenzátorů C1 až C4 ve velké vzdálenosti od napájecího a zemnícího pinu součástky SCAN STA476. Z výše popsaných důvodů se nepodařilo Aplikační desku Boundary Scan oživit, a proto nemohl být ani odladěn a otestován software určený k jejímu ovládání. 43

45 Seznam použité literatury [1] BLEEKER, Harry, Peter van den EIJNDEN a Frans de JONG. Boundaryscan test: a practical approach. Boston: Kluwer Academic Publishers, c1993, 225s. ISBN [2] PARKER, Kenneth P. Boundary-scan handbook. 3rd ed. Boston: Kluwer Academic Publishers, 2003, 373 s. ISBN [3] Boundary-Scan Tutorial ASSET. [online]. [cit ]. Dostupné z: Scan_Tutorial_registration.html [4]VOJÁČEK, Antonín. Automatizace HW. [online]. [cit ]. Dostupné z: [5] ZDRÁLEK, Jaroslav. Programovatelné logické prvky: Studijní opora. Ediční středisko VŠB, 2007, 167s. ISBN Dostupné z: archivcd/fei / PLP/zdralek_PLP.pdf [6] Wikipedia, the free encyclopedia: Joint Test Action Group [online]. [cit ]. Dostupné z: [7] DUZEVIK, Ivan Preliminary Results of Passive Component Measurement Methods Using an IEEE Compliant Device vyd. Semiconductor Group. [online]. [cit ]. Dostupné z: [8] Rodina ULTRA37000 CPLD: Boundary Scan [online]. [cit ]. Dostupné z: [9] TEXAS INSTRUMENTS. IEEE Std (JTAG) vyd. Semiconductor Group. [online]. [cit ]. Dostupné z: [10] ELECTRONIC INDUSTRIES ALLIANCE. Standard Test and Programming Language (STAPL) [online] [cit ]. Dostupné z: sites/default/files/docs/jesd71.pdf 44

46 [11] HAFTMANN, Henrik. Converter From USB To Parallel [online]. [cit ]. Dostupné z: Rund%20um%20den%20PC/ USB2LPT/ index.html.en [12] SUNTER, Stephen K. Implementing and Using a Mixed-Signal Test Bus [online] [cit ]. Dostupné z: Sunter_1149.4_ Tutorial.pdf [13]OLMR, Vít. Paralelní port - LPT (IEEE 1284) [online] [cit ]. Dostupné z: [14] TEXAS INSTRUMENTS. SCANSTA476: Eight Input IEEE Analog Voltage Monitor[online] [cit ]. Dostupné z: scansta476.pdf [15] TEXAS INSTRUMENTS. SN74BCT8244A: SCAN TEST DEVICES WITH OCTAL BUFFERS [online] [cit ]. Dostupné z: datasheet-pdf/pdf/201524/ti/sn74bct8244a.html [16] PIRKL, Josef. Řešené příklady v C#, aneb, C# skutečně prakticky. 1. vyd. České Budějovice: Kopp, 2005, 300 s. ISBN [17] PLÍVA, Zdeněk a Jindra DRÁBKOVÁ. Metodika zpracování diplomových, bakalářských a vědeckých prací na FM TUL. Vyd. 1. Liberec: Technická univerzita, 2007, 40 s. ISBN

47 Příloha A: Schéma zapojení 46

48 Příloha B: Seznam součástek Part Value Device Package 74HCT244DW1 IC HCT244 74BCT8244ADW SO20W SO24W IC2, IC3 IC4 - - SCAN-STA400T SCAN-STA476LPP TSSOP20 LLP IC5 IC6,IC7 - - LM2904D 74AC04D SO08 SO14 IC8 TEMP_SENS S1 S2, S3, S4, S7 S4 S6 LED_TCK, LED_TDI LED_TDO, LED_TMS LIGHT_SENSOR LPT_LED POWER_LED LPT MEGA8 - AI LM50BIM3 DS08 DS02 DS06 DS01 HSMF-C157 HSMF-C158 BPY63P LEDCHIP-LED0805 LEDCHIP-LED0806 LPT-D-SUB25M TQFP32-08 SOT23 DS-08 DS-02 DS-06 DS-01 HSMF-C15X HSMF-C15X PHOTODIODE CHIP-LED0805 CHIP-LED0805 D-SUB25M X10 - MINI-USB UX60-MB-5S8 C1, C3, C7, C10, C11 100n C-EUC1206 C1206 C12, C13,C14,C15, C18 100n 100n C-EUC1206 C-EUC1206 C1206 C1206 C9 100n C-EUC0805 C0805 C7 100n C-EU X050 C X050 C2, C4, C8 C5 C6, C17 C16 C18 RTRIMR 1u 100u 10u 100p 100n 10k C-EUC1206 CPOL-EUE3.5-8 CPOL-EUE2-5 C-EUC1206 C-EUC1206 R-TRIMM3165W C1206 E3,5-8 E2-5 C1206 C1206 RTRIM3165W R1, R23, R36 R2, R3, R4, R5, R6, R7 R8, R9, R10, R20 1k 10k/0.1% 10k/0.1% R-EU_M0805 R-EU_M0805 R-EU_M0805 M0805 M0805 M0805 R11, R12, R13, R14 R15, R16, R17, R18 R19, R21 R22, R24, R31, R32 R25, R26, R27, R28 R29, R34, R35 R30, R37 20k/0.1% 20k/0.1% 20k/0.1% 10k 22OR 22OR 10k R-EU_M0805 R-EU_M0805 R-EU_M0805 R-EU_M0805 R-EU_M0805 R-EU_M0805 R-EU_M0805 M0805 M0805 M0805 M0805 M0805 M0805 M

49 Příloha C: Plošný spoj v návrhovém prostředí Eagle 48

50 Příloha D: Tabulky funkcí a příkazů STA ABM Bit Description TBIC Bit Description D D D ata 1 CO=0 C Control/enable data output D 2 CO=0 B AB1 switch C enable 0 CA=0 B AB2 switch C enable A AT1-AB1 switch enable, if CA=0 & AT2-AB2 switch enable, if CA=0 & Control/enable D2&D1 output, if Calibrate paths, if CO=0 TBIC Bit Functions D D C C F A unction Disables both the AT1-AB1 switch and the AT2-AB2 switch Drives both AT2 and AT1 to logic Enables only the AT2-AB2 switch (and disables the AT1-AB1 switch) Connects AT1 to AT2 via AB1, for characterization Drives only AT2 to logic 0, and AT1 to logic Enables only the AT1-AB1 switch (and disables the AT2-AB2 switch) Connects AT1 to AT2 via AB2, for characterization Drives only AT2 to logic 1, and AT1 to logic Enables both the AT1-AB1 switch and the AT2-AB2 switch Drives both AT2and AT1 to logic 1 ABM Bit Functions D C B B F 2 1 unction Disables both the AT1-AB1 switch and the AT2-AB2 switch Enables only the AT1-AB1 switch (and disables the AT2-AB2 switch) Enables only the AT2-AB2 switch (and disables the AT1-AB1 switch) Enables both the AT1-AB1 switch and the AT2-AB2 switch Tristates the pin Drives a logic 0 at the pin Drives a logic 0 at the pin (analog ground) Drives a logic 1 at the pin TAP Controller Instructions I nstruction B YPASS Binary Code Description Boundary scan bypassed, 1 bit between TDI-TDO 49

51 XTEST AMPLE ASTACC NTESTD NTESTA ROBE IGHZ LAMP E S F I I P H C All pins controlled by boundary scan register Boundary scan register accessible but no update Accesses registers and suppresses Capture-DR Similar to INTEST Same as INTESTD, but all pins connected to core instruction All pins tristate All pins hold logic state Příloha E: Časový diagram SCAN-STA476 50

52 Příloha F: Konfigurace BSR a instrukce 74BCT8244A BSR BIT NUMBER Boundary-Scan Register Configuration BSR BIT DEVICE NUMBER SIGNAL DEVICE SIGNAL BSR BIT NUMBER DEVICE SIGNAL 17 1OE 15 1A1 7 1Y1 16 2OE 14 1A2 6 1Y2 13 1A3 5 1Y3 12 1A4 4 1Y4 11 2A1 3 2Y1 10 2A2 2 2Y2 9 2A3 1 2Y3 8 2A4 0 2Y4 Instruction-Register Opcodes BINARY CODE SCOPE OPCODE DESCRIPTION SELECTED DR X X X X X X X X X X X X X EXTEST/INTEST SAMPLE/PRELOAD INTEST/EXTEST HIGHZ (TRIBYP) CLAMP (SETBYP) RUNT READBN READBT CELLTST TOPHIP SCANCN SCANCT BYPASS Boundary scan Sample boundary Boundary scan Control BS to high Z Control BS to 1/0 Boundary run test Boundary read Boundary read Boundary self test BS toggle outputs BS-control register scan BS-control register scan Bypass scan Boundary scan Boundary scan Boundary scan Bypass Bypass Boundary scan Boundary scan Boundary scan Boundary scan Bypass Boundary scan Boundary scan Bypass MODE Normal Normal Test Modified test Normal Test Normal Test Normal Test Normal Test Normal 51

53 Příloha G: Snímek osazené desky 52