Prezentace do předmětu Architektury a použití programovatelných obvodů 2

Podobné dokumenty
PROGRAMOVATELNÉ LOGICKÉ OBVODY

OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ

6. Programovatelné struktury. PLA, PAL, PROM, GAL struktury

Technické kreslení v elektrotechnice

Pohled do nitra mikroprocesoru Josef Horálek

Testování a spolehlivost. 1. Laboratoř Poruchy v číslicových obvodech

KOMBINAČNÍ LOGICKÉ OBVODY

1. 5. Minimalizace logické funkce a implementace do cílového programovatelného obvodu CPLD

Programovatelná logika

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Obsah DÍL 1. Předmluva 11

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

SEKVENČNÍ LOGICKÉ OBVODY

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Architektura počítačů Logické obvody

Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje

Architektura počítačů Logické obvody

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

PROGRAMOVATELNÁ LOGICKÁ POLE

Základy logického řízení

Profilová část maturitní zkoušky 2014/2015

MĚŘENÍ Laboratorní cvičení z měření Měření parametrů logického obvodu část Teoretický rozbor

Algebra blokových schémat Osnova kurzu

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

KOMBINAČNÍ LOGICKÉ OBVODY

Způsoby realizace této funkce:

Kombinační automaty (logické obvody)

Struktura a architektura počítačů (BI-SAP) 4

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Sekvenční logické obvody

Logické obvody 10. Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita Logické obvody - 10 hazardy 1

Sekvenční logické obvody

PROGRAMOVATELNÉ LOGICKÉ PRVKY

Číslicové obvody základní pojmy

Rezonanční řízení s regulací proudu

Témata profilové maturitní zkoušky

Základy logického řízení

FPGA + mikroprocesorové jádro:

k DUM 20. pdf ze šablony 1_šablona_automatizační_technika_I 01 tematický okruh sady: logické obvody

Hlídač světel automobilu

Velmi zjednodušený úvod

DIGITÁLN LNÍ OBVODY A MIKROPROCESORY 1. ZÁKLADNÍ POJMY DIGITÁLNÍ TECHNIKY

5. Sekvenční logické obvody

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

2. ÚVOD DO OVLÁDACÍ TECHNIKY

Logické systémy a jejich návrh

2.7 Binární sčítačka Úkol měření:

FEL ČVUT Praha. Semestrální projekt předmětu X31SCS Struktury číslicových systémů. Jan Kubín

Úplný systém m logických spojek. 3.přednáška

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ MEII KOMBINAČNÍ LOGICKÉ OBVODY

Organizace předmětu, podmínky pro získání klasifikovaného zápočtu

Návrh. číslicových obvodů

PK Design. Modul CLK Generátor MHz v1.0. Modul programovatelného zdroje hodinových pulzů

Elektronika pro informační technologie (IEL)

SPARTAN - 3 Xilinx FPGA Device

BDIO - Digitální obvody

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

Logické řízení. Náplň výuky

Dispositifs à semiconducteurs. Circuits intégrés. Deuxième partie: Circuits intégrés digitaux

4AO12D Expanzní modul Návod k obsluze V1.01

Zákaznické obvody 1. ASIC 2. PLD 3. FPGA. Ondřej Novák O. Novák: CIE9 1

Profilová část maturitní zkoušky 2015/2016

Zvyšující DC-DC měnič

MALÉ KYTAROVÉ KOMBO - VÝROBA I. ZESILOVAČ. Staženo z ÚVODEM

Kategorie Ž2. Test. U všech výpočtů uvádějte použité vztahy včetně dosazení!

Tlačítka. Konektor programování

Automatizace je proces při němž je řídicí funkce člověka nahrazována činností

Sylabus kurzu Elektronika

Y36SAP Y36SAP-2. Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka Kubátová Y36SAP-Logické obvody 1.

Logická sonda do stavebnice. Milan Horkel

7. Pracovní postupy. Fakulta informačních technologií MI-NFA, zimní semestr 2011/2012 Jan Schmidt

SEKVENČNÍ SUBSYSTÉMY A JEJICH IMPLEMENTACE V PROGRAMOVATELNÝCH LOGICKÝCH OBVODECH

Témata profilové maturitní zkoušky

ZKUŠEBNÍ PROTOKOLY. B1M15PPE / část elektrické stroje cvičení 1



Schémata kinematická, elektrotechnická, kapalinových soustav, energetických zařízení a potrubí

ESII Roletová jednotka

mové techniky budov Osnova Základy logického Druhy signálů

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

TEAM DESIGN ABB CHALLENGE. EBEC Brno března

Prostředky automatického řízení

Úvod do počítačových architektur

Téma 32. Petr Kotál

1.3 Bipolární tranzistor

Logické funkce a obvody, zobrazení výstupů

3. Sekvenční logické obvody

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

4. Elektronické logické členy. Elektronické obvody pro logické členy

BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Elektronika pro informační technologie (IEL)

Systém řízení sběrnice

Univerzita Tomáše Bati ve Zlíně

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Konečný automat. Studium chování dynam. Systémů s diskrétním parametrem číslic. Počítae, nervové sys, jazyky...

Transkript:

Prezentace do předmětu Architektury a použití programovatelných obvodů 2 Složité a méně běžné obvody PAL, sekvencery Obvody typu PAL jsou jedním z typů programovatelných logických obvodů (PLD). Jsou to PLD s programovatelným propojovacím polem hradel AND a pevným (neprogramovatelným) propojovacím polem hradel OR. Na obrázku je vnitřní uspořádání obvodů PAL: Vodorovné čáry v propojovacím poli hradel AND se nazývají součinové linky, protože je na nich vytvořena funkce logického součinu. Svislé čáry v propojovacím poli hradel AND jsou vstupy hradel AND a nazývají se vstupní termy. Výstup hradla AND se nazývá součinový term. V průsečících vstupních termů se součinovými linkami jsou programovatelné propojky. Neporušená propojka se znázorňuje křížkem, vstupní term je pak propojen se vstupem hradla AND a podílí se na vytváření logického součinu. Přerušená propojka je kreslena jako prosté křížení vstupního termu se součinovou linkou bez křížku. Puntík na průsečíku vodorovné a svislé čáry znamená pevnou spojku, kterou není možno programovat. U některých obvodů PAL jsou hodnoty z některých výstupů z propojovacího pole hradel OR přivedeny zpět do propojovacího pole hradel AND. Jsou také obvody PAL, které mají na svých výstupech registr (klopný obvod). Když uspořádání obvodu umožňuje přivést hodnotu z výstupu těchto registrů zpět do propojovacího pole hradel AND, může se vytvořit sekvenční logický obvod. Jednotlivé obvody PAL se navzájem odlišují počtem vstupů, výstupů a součinových termů. Rozlišují se tři základní výstupní struktury obvodů PAL: -výstup je vždy povolen, není realizována zpětná vazba, -výstup je programovatelný hodnotou odpovídajícího součinového termu (může tedy pracovat i jako vstup), kombinační výstup je přiveden zpětnou vazbou do propojovacího pole hradel AND, -výstup je programovatelný součinovým termem, který je společný pro několik výstupů, na výstupu je zapojen registr (klopný obvod), jehož výstup je přiveden zpětnou vazbou do propojovacího pole hradel AND. Velikost obvodů PAL bývá obvykle do 20 vstupů do propojovacího pole hradel AND a 8 výstupů z propojovacího pole hradel OR.

PHD48N22-7 Integrovaný obvod PHD48N22-7 je programovatelný obvod od firmy Philips, který má vnitřní uspořádání jako obvody PAL. Má 36 vstupů, 10 výstupů a 12 vývodů, které mohou být nastaveny jako vstup nebo výstup. Je v pouzdře se 68 vývody. První číslo v typovém označení je počet vstupů do propojovacího pole hradel AND (36 vývodů s funkcí vstup + 12 vývodů s funkcí vstup nebo výstup nastavených jako vstup). Druhé číslo v typovém označení je počet výstupů z obvodu (10 vývodů s funkcí výstup + 12 vývodů s funkcí vstup nebo výstup nastavených jako výstup). Obvod osahuje 73 součinových linek. Na všech výstupech je možnost uvedení do třetího stavu (s vysokou impedancí). Zjednodušené schéma obvodu PHD48N22-7:

Schéma obvodu PHD48N22-7:

PLC42VA12 Integrovaný obvod PLC42VA12 je programovatelný multifunkční obvod PLD typu PLA od firmy Philips, nazývá se také sekvencer. Obvody PLA se od obvodů PAL odlišují tím, že mají programovatelné nejen propojovací pole hradel AND, ale i propojovací pole hradel OR. Obvod PLC42VA12 obsahuje programovatelné propojovací pole AND s 65 řádky a 105 sloupci, programovatelné propojovací pole OR 64x32 a 10 programovatelných výstupních makrobuněk. Propojovací pole AND je rozděleno na dvě části, první má 64 sloupců a druhá 41 sloupců. Výstupy z první části jsou vedeny do propojovacího pole OR, výstupy z druhé části jsou pro řízení výstupních makrobuněk. Obvod má 10 vstupů (z nichž jeden může sloužit pro odpojení výstupů z obvodu a na jeden může být přiveden hodinový signál pro klopné obvody ve výstupních makrobuňkách), 2 vývody, které mohou být nastaveny jako vstup nebo výstup a 10 vývodů připojených k výstupním makrobuňkám. Obvod je v pouzdře se 24 vývody. Každý vývod připojený k makrobuňce může být nastaven (nezávisle na nastavení ostatních vývodů připojených k makrobuňkám) do jedné z pěti funkcí: -vstup nebo výstup se zpětnou vazbou do propojovacího pole AND, -vstup, -vstup nebo výstup se zpětnou vazbou bez užití klopného obvodu, klopný obvod je zapojen svým vstupem na výstup propojovacího pole OR a svým výstupem na vstup propojovacího pole AND, -vstup přes klopný obvod, -výstup přes klopný obvod se zpětnou vazbou. Při užití klopného obvodu lze volit mezi typem J-K nebo D. Hodinový signál pro kopné obvody lze získat buď z propojovacího pole AND, nebo z vnějšího zdroje, který se připojí na jeden ze vstupů obvodu. Tyto všechny možnosti dávají celkem 14 konfigurací, ve kterých může být výstupní makrobuňka provozována. Pro výstupy, které nevyužívají klopný obvod (vedené přímo z propojovacího pole OR) lze nastavit, ve které logické úrovni mají být aktivní. Dále mohou být odpojeny výstupy z obvodu, a to buď signálem ze vstupu, nebo z propojovacího pole AND. Blokové schéma obvodu PLC42VA12:

Zjednodušené schéma obvodu PLC42VA12:

Schéma obvodu PLC42VA12 levá polovina:

Schéma obvodu PLC42VA12 pravá polovina: