Paměti, přednáška 7 a 8 v. 2011 Materiál je určen jako pomocný materiál pouze pro studenty zapsané v předmětu: A3B38MMP a X38MIP, ČVUT- FEL, katedra měření, přednášející Jan Fischer Jan Fischer, 2011 1
Paměti - základní pojmy Paměťová buňka- element uložení a podržení informace obvykle 1 bit Ano - Ne (neplatí u některých NOR Flash - multilevel ) nonvolatile memory - informace zůstává volatile memory - po vypnutí se informace ztratí zapojení paměťových buněk do matice Slovo (uskupení bitů příslušících k sobě) Ideové uspořádání paměti - z hlediska uživatele - čtení slov - Byte podle přivedené adresy adresa dekodér 1 z N paměťová buňka 1 1 0 1 1 0 0 1 umístění 0 1 0 0 0 1 1 1 slova 1 0 0 1 1 1 0 1 zdánlivě - lineární adresování jednotlivých slov řízení výstupu výstupní obvod OE data 2
Paměti - paměťová matice Lineární uspořádání paměti na čipu - nemožné ( pruh ) uspořádání paměťových buněk do matice (čtvercové, příp. obdél. matice) adresace buňky v řádku a sloupci výběr (aktivace ) řádku adresovým vodičem ( word line) přivedení informace na bitové vodiče výběr sloupce dekodér řádku paměťová matice adresa řádku adresový vodič (word line) bitový vodič ( bit line) adresa sloupce spínače sloupců dekodér sloupce Data 3
Paměti - stránka Současné čtení informace z jednoho řádku, uložení do vyrovnávací pam. řádku inf. na jednom řádku - stránka, page jeden proces přípravy čtení - načtení stránky do vyrovnávací paměti adresa řádku - stránky paměťová matice postupný výběr podle adresy sloupce u FLASH, DRAM, SDRAM vyr. pam. stránky využití registru stránky při čtení i zápisu DRAM - fast page mode read, přivedení adresy řádku ( ROW) jednou, adresa sloupce dále jen postupné přivádění sloupcových adres - Column spínače sloupců dekodér sloupce rychlé ukládání po jednotlivých Byte do reg. stránky, paralelní přesun po sloupcích do buněk jedné stránky Page mode Page mode (sector) - jediný režim u NAND FLASH ( flash disků, karet) pomalé - současné - paralelní čtení, (zápis) velkého množství inf. z ( do) buněk Data 4
Paměti - pam. matice x8, x16, x 32 Paměti o organizaci x8, x16, x32 modifikace paměťové matice pro každý bit - samostatná matice - pole Px z každé matice přivedení inf. na výstup současné čtení a přivedení dat na vstupy Ox ( O7 - O0) Dekodér řádků P 0 P 1 P 2 P 3 P 4 P 5 P 6 P 7 O0 - LSB (Least Significant Bit) nejnižší váha O7 - MSB (Most Significant Bit) nejvyšší váha Např. AT29C010 (1 Mbit) 128 k x8 matice 1024 x 1024, stránka 128 Byte, 128 x 8 = 1024 O 0 O 1 O 2 O 3 O 4 O 5 O 6 O 7 Označování signálů pamětí: Adresovací vstupy A0 - LSB... A15 - MSB, vždy označené A datové výstupy O7, -datové vstupy / výstupy: označ. DQ7, I/O7 různé podle výrobce a typu pam. 5
Paměti druhy Paměti v mikroprocesorovém systému - ROM a RWM ROM - Read Only Memory - pamět s definovaným obsahem, pouze k čtení Mask ROM - obsah definován při výrobě maskou propojení PROM - Programmable ROM - programovatelná pam. EPROM - Erasable PROM - mazatelná pam. EEPROM - Electricaly Erasable PROM - elektricky mazatelná paměť FLASH (ROM) - po blocích elektricky mazatelná paměť RWM - Read Write Memory - paměť pro zápis, čtení RAM - Random Access Memory (paměť s náhodným přístupem)- (RWM) DRAM - Dynamická RAM ( RWM ) FIFO - First In First Out ( RWM ) typy paměťové buňky MOS pamětí ROM - EEPROM, FLASH - paměťový tranzistor MOS ( modifikace vlastností), RWM - bistabilní klopný obvod, paměťový kondenzátor s výběrovým MOS tranzistorem 6
Paměti - asynchronní Paměti asynchronní - požadavek na čtení může přijít v libovolném okamžiku a s jistým zpožděním se objeví data Požadavek na zápis může přijít v libovolném okamžiku a s jistým zpožděním se data zapíší do paměti 7
Paměti synchronní - asynchronní Paměti asynchronní - požadavek na čtení může přijít v libovolném okamžiku a s jistým zpožděním se objeví data, proces čtení, příp. zápisu Požadavek na zápis může přijít v libovolném okamžiku a s jistým zpožděním se data zapíší do paměti Synchronní paměti paměť je řízena synchronním hodinovým signálem, který v čase diskretizuje a určuje okamžiky čtení, příp. zápisu proces čtení, příp. zápisu je synchronizován vnějším signálem se pouze určí, zda se bude, či nebude zapisovat nebo číst synchronní systémy- optimalizace na rychlost SDRAM, DDR, DDR2 - synchronní paměť. systémy FIFO paměti synchronní i asynchronní typy 8
Paměti Ideové schéma - diodová paměť A3B38MMP, X38MIP, J. Fischer, kat. měření, ČVUT - FEL, Praha dekodér 1 z 8 adres. vstupy A2 A1 A0 C B A O 0 +U 4 x R W_0 O 1 D O 7 W_7 D3 MSB datové výstupy D0 LSB 9
Paměti MOS Non-volatile memory - Nevolatilní paměti - podrží svůj obsah i při vypnutém napájení definice informačního obsahu MOS technologie - MOS paměťový tranzistor T na křížení řádkového (word- line) - W a sloupcového (bit- line) - B ideové schéma aktivace W, výběr sloupce C, výst. infor. - podle T MASK ROM, v technologii výroby (masky pro expozici při fotolitografii) určují, zda je tranzistor funkční, nebo ne ( tlouštkou izolantu, propojením, MASK ROM - pevná paměť programu mikropočítačů při hromadné sériové výrobě (spotřební elektronika) ekonomické - při od sériiích 10 4-10 5 - kusů a více. MASK ROM - pro pevný firmware mikrořadiče ( boot loader ) CMOS technologie používaná pro výrobu rychlých DSP a mikrop. vhodná i pro výrobu MASK - ROM (to často neplatí u FLASH) W C T C T +U B R výst. obvod 10
MOS paměťový tranzistor s plovoucím hradlem Plovoucí hradlo- floating gate; el. izolované hradlo plovoucí hradlo G S D n + n + řídící hradlo izolant U G = 12 V G S D n + n + U D = 5 V Programování -přeskok horkých elektronů (hot electrons) z při velké intenzitě proudu kanálem působení záporného náboje na plovoucím hradlu proti poli řídicí elektrody efekt - změna charakteristiky MOS tranzistoru - programování vodivosti Přiložení čtecího napětí U C na gate: nenaprogramovaný tranz. -a) vede naprogramovaný tranz. b) nevede N kanál P substrát. P I DS a b 1 Tranzistor, 1 bit informace PROM (Programmable Read Only Memory) elektricky programovatelná paměť bez prog. naprog. U C U GS 11
Paměti EPROM- Erasable PROM Programování koincidenční adresování programovaného T podmínka vzniku horkých. el. kladné napětí na elektrodách G i D tranzistoru vodič W - zvýšené napětí ( +12V) vodič B- +5V ( +6, 25 V) W 0 výst. obvod C 0 T C0 C 1 T C1 + Uchování náboje na plovoucím hradle, garantováno 10 a více let - W 1 + T F00 T F01 Možnost mazat - způsobit zpětný přeskok elektronů, dodání dostatečně velké energie ultafialovým zářením,257,3 nm a dávce 15 W.s/cm 2, Paměti EPROM keramické pouzdro s okénkem z křemenného skla T F10 T F11 B 0 B 1 12
Paměti OTP (EPROM) Keramické pouzdro - drahá výroba, levné plastové pozdro čip EPROM, v plastu, možnost programovat ( bez možnosti mazání)- jednou programovatelné OTP verze ( One Time, Programmable), pozor provedení OTP u pamětí, ale i u pamětí programu některých mikropoč. pro sériovou výrobu OTP - programovatelné u uživatele ( jak programovat 1000 ks a více?) Varianty jako (CMOS Expess ROM,..) programovatelné u výrobce Zajištění elektrického naprogramování před výstupním testem u výrobce. Ekonomické i při menším počtu kusů než MASK ROM nižší náklady při vlastním programování 13
Paměti ROM, EPROM, FLASH Paměti signály: dekodér řádků adresové A0 (LSB)...A14,... datové D0 (LSB)... D7 (MSB) řídicí signály /CE, /OE aktivace čipu (Chip Enable) /CE, aktivní v L pokud /CE = H, neaktivní, malý odběr, aktivace výst. budiče - L (Output Enable) /OE adresa A4 - A9 A12 - A14 I/00 řízení vstupu dat data I/07 CE OE U CC V PP 512 * 512 paměťová matice spínače sloupců dekodér sloupců A0 - A3 A10, A11 14
Paměti ROM, EPROM, FLASH - cyklus čtení Paměti signály: přivedení platné adresy ADR aktivace /CE, /OE, se zpožděním odezva - data ( analogie - příklad, společný odjezd v čase C) aby byla k dispouici data v C, musí být s příslušným předstihem aktivovány jednotlivé signálu Pokud má některý zpoždění, opoždění reakce celé paměti. deaktivace /CE nebo /OEvýstup přechází do stavu vysoké impedance (3. stav) data a platná ještě t OH data hold ADR CE OE výstupní data t A A t CE t OE t RC C t OH platná data Třídění pamětí podle t AA obdobný cyklus čtení - paralelní paměti EEPROM, FLASH, SRAM,, znát! 15
Paměti EPROM typy, označení Označení 27 a poč. kilobitů tedy 2716 (historie) 16 kilobitů, organizace x 8 bitů, Byte tedy 2k x 8 bitů, znak 27 symbolizuje EPROM (podobně 8751 verze CPU 8051 s EPROM) číslo 7 - často svázáno s EPROM verzí ( Podobně číslo 8 na druhé pozici označení obvodu svázáno s FLASH technologií 12V prog., a číslo 9 s FLASH technologií pro 5V - AT 89C51, paměť Flash AT29C010) 27256, 27512 ( technologie NMOS - ) Varianty s C - technologie CMOS 27C256, 27C512,.. 27C010 ( 1Mbit) 128 k x8, 27C020, 27C040, 27C080 Stanoveno rozložení vývodů na pouzdře (mimo jiné) JEDEC standard stejné označení, např 27C040 - shodné vývody, funkce, kapacita a organizace různé rychlosti, ale stejný způsob specifikace parametrů), vzájemná záměna. 16
Paměti EPROM typy, označení Typy: kapacita org. typ vývodů 64 kbit 8 k x 8 27C64 28 128 kbit 16 k x 8 27C128 28 256 kbit 32 k x 8 27C256 28 512 kbit 64 k x 8 27C512 28 1 Mbit 128 k x 8 27C010 32 1 Mbit 64 k x16 27C1024 40 2 Mbit 256 k x 8 27C020 32 2 Mbit 128 k x16 27C2048 40 4 Mbit 512 k x 8 27C040 32 8 Mbit 1M x 8 27C080 32 17
Paměti EPROM,.. vývody Stanoveno rozložení vývodů na pouzdře (mimo jiné) JEDEC standard stejné označení, např. 27C040 - shodné vývody, funkce, kapacita a organizace různé rychlosti, ale stejný způsob specifikace parametrů), vzájemná záměna. 18
Paměti EEPROM Electrically Erasable programmable read only memory Navazuje na EPROM programování tunelováním mazání tunelováním Paměťový tranzistor + 1až 2 tranzistory pro výběr buňky Možnost programování a mazání po jednotlivých Byte v obvodu při normálním napájení ( + 5 V, příp. 3.3 V). Paralelní EEPROM 28C64, 28C256 obdobné rozložení pinů na pozdře jako EPROM, možnost programování v obvodu Sériové paměti EEPROM s rozhraním IIC bus, microwire, SPI, typy 24C02, 24C256, 93C46, 93C56 microwire známé konfigurační paměti, síťové karty, zvukové karty 25C256, 25C512 SPI 256, 512 kbitů, (podobné M25P64 SPI FLASH, 64Mbitů) Heslo EEPROM emulation míní se použití paměti pro záznam konstant a jejich modifikaci po Byte uživatelským programem 19
Paměti EEPROM Electrically Erasable programmable read only memory Navazuje na EPROM programování tunelováním, mazání tunelováním Paměťový tranzistor + 1až 2 tranzistory pro výběr buňky Možnost programování a mazání po jednotlivých Byte v obvodu při normálním napájení ( + 5 V, příp. 3.3 V). Paralelní paměti EEPROM 28C64, 28C256 obdobné rozložení pinů na pouzdře jako EPROM, možnost programování v obvodu Sériové paměti EEPROM s rozhraním IIC bus, microwire, SPI, typy 24C02, 24C256, 93C46, 93C56 microwire známé konfigurační paměti, síťové karty, zvukové karty 25C256, 25C512 SPI 256, 512 kbitů, (podobné M25P64 SPI FLASH, 64Mbitů) Heslo EEPROM emulation míní se použití paměti pro záznam konstant a jejich modifikaci po Byte uživatelským programem 20
Paměti EEPROM Programování EEPROM po Byte trvání jednotky ms programování v režimu stránky PAGE u EEPROM se obvykle nemusí programovat všechny Byte na stránce ( u pamětí FLASH ANO) 21
Paměti FLASH, typ. NOR Paměťová buňka, floating gate, programování hot electrons upravená struktura paměťového tranzistoru struktura paměti obdobná paměti EPROM, Byte write programování Byte, Page Write -programování stránky, - buňky ležící v jednom řádku ( i menší stránky) Programování - v programátoru ( Beeprog - Elnec, a pod.) mazání, Uživatelské programování - v aplikaci, přivedení dat a řídicích slov do paměti Možnost elektrického mazání - napětí Gate záporné oproti Source mazání - tunelováním, nelze mazat jednotlivé tranzistory (není koincidenční adresování První FLASH - mazání celé paměti, BULK erase nebo mazání sektorů, příp. sector Erase 22
Další paměti Další informace použité a prezentované při přednášce: Paměti EEPROM se sériovým rozhraním SPI, IIC BUS, Microwire příklady: Atmel 25C256 - SPI EEPROM, AT45DB041B SPI Flash Spansion Am29LV160B paralelní FLASH Atmel 24C512 sériová EEPROM s rozhraním IIC Bus princip zápisu Page mode, výhody, vysvětlení postaty zrychlení zápisu, Použití sériových EEPROM v přístroji a zařízení, příklady, Pojem - NOR Flash paměť 23
Paměti RWM Paměťová buňka SRAM 4 T (také používaná v NMOS) stálý proudový odběr 6 T paměťová buňka použita technologie CMOS velmi nízký statický proudový odběr A3B38MMP, X38MIP, J. Fischer, kat. měření, ČVUT - FEL, Praha Ucc B /B R1 R2 W výběr slova T3 T4 T1 T2 Ucc /B B W T3 T4 T5 T1 T2 T6 24
Paměti Paměťová buňka dvoubránové paměti R1 Ucc /BL /BR BR BL R2 W_L T3 T4 W_R T5 T6 T1 T2 25
Paměti - SRAM, matice Uspořádání paměťových buněk v paměťové matici - SRAM A3B38MMP, X38MIP, J. Fischer, kat. měření, ČVUT - FEL, Praha Ucc dekodér řádku R1R2 R3 R4 R5 R6 R7R8 A0, A1 A2, A3 dekodér sloupce Din Dout /CS /WE /OE 26
Paměti SRAM Organizace (x1 bit, x4 bit - staré) x bitů, x16 bitů klasické CMOS SRAM, nízkopříkonové, označení často začíná 62xxx 6264, 62256, doby přístupu desítky až přes 100 ns, adresové vstupy, datové vstupy/ výstupy, řídicí signály SRAM: /CS výběr čipu, ( chip select) ( někdy více /CS /OE řízení výst. budiče -( output enable) /WE povolení zápisu ( write enable) A14 - A0 D7 - D0 OE CS WE KM 62 256 paměťové pole RAM Rozložení vývodů- JEDEC standard, 62256 vždy stejně. 27256 ( EPROM) a 62256 (SRAM) shodné rozložení signálů na pouzdře adresy, data, /OE, /CS ( resp. /CE), GND, Ucc, SRAM navíc /WE Rychlé SRAM, ( jako vyrovnávací paměti) doby přístupu přibl. 10 ns. ryc 27
Paměti SRAM - cyklus zápisu Přivedení adresy a platných dat významný okamžikukončení aktivity /WE nebo /CS (který dříve) ukončení podmínky WE x CS = 1 ADR CS t WC t CW t AS t WP data stabilní: t DW před aktiv. hranou předstih dat (set up time) t DH po náběžné hraně zapisovacího přesah dat (hold time) impulsu /WE ( příp. /CS) WE vstupní data ( OE = H ) Z t DW t DH platná data 28
Paměti SRAM - cyklus čtení Cyklus čtení, obdobný jako u EPROM, FLASH,. /CS výběr čipu - ( Chip Select) /OE - povolení výstupu (Output Enable) - aktivace výstpních budičů, jinak ve stavu vysoké impedance A3B38MMP, X38MIP, J. Fischer, kat. měření, ČVUT - FEL, Praha t RC ADR t CO CS t OE OE t AA výstupní data ( WE = H) platná data C 29
Paměti SRAM Význam řídicích signálů paměti SRAM, stavy /CS /WE /OE mód činnosti I/O vývody odběr I H X X klidový stav vysoká imp. ISB L H H zákaz výstupu vysoká imp. ICC L H L čtení DOUT ICC L L X zápis DIN ICC ISB - (standby), klidový proud paměti v neaktivním stavu 30
SRAM - 4Mb Async. Fast SRAM Příklad standardní současné standardní SRAM. Samsung K6R4008V1D 512K x 8 U CC = 3,3 V t AA = 8 ( 10) ns Podobně varianty 256 k x16 31
Časové diagramy - 4Mb Async. Fast SRAM - 32
Časové diagramy SRAM - orientace v údajích - 33
Dvoubránové paměti Zdvojená funkce, do každé buňky přístup z leva i zprava buňky dvoubránové paměti ( pozor - rozdíl od tzv. dvoubránové paměti, kde se pouze přepínají adresové, datové signály ke standardní SRAM) (analog. poštovní přihrádka) Libovolný přístup, pouze kolize snaha o současný zápis do stejné buňky ve stejný čas ( L i R) čtení z buňky při současně probíhajícím ( a nedokončeném) zápisu a čtení téže buňky Pozastavení později začaté činnosti signálem ( /BUSY) IDT 7130 A9 L - A0 L A9 R - A0 R paměťové I/O0 - I/O7 L I/O0 R - I/O7 R L pole OE L s dvoust. OE R CE přístupem CE L R R/ W L R/ W R INT L arbitrážní INT R BUSY logika BUSY L R 34
Dvoubránové paměti - typy Dvoubránová paměť, specializovaná součástka, problém s dostupností menších množství příklady standardních typů - malé kapacity kapacita org. typ výr. vývody pozn. 8 kbit 1k x 8 7130 Id, Cy, Am 48, 52* master 8 kbit 1k x 8 7140 Id, Cy 48, 52* slave 16 kbit 2k x 8 7132 Id, Cy 48, 52* master 16 kbit 2k x 8 7142 Id, Cy 48, 52* slave 32 kbit 4k x 8 7134 Id, Cy 48, 52* 64 kbit 8k x 8 7005 Id 68* 16 kbit 2k x 8 7052 Id PQFP132 čtyřbránová RAM Použití pro předávání dat mezi dvěma procesory (telegramy) signály /INT L, /INT R - zápis do n max buňky (příp n max -1 ) z jedné strany generuje přerušemí pro stranu druhou, využití - data připravena (signalizace), (analogie - výzva k vyzvednutí zásilky) Rozšíření na 16 bitů slovo typy, master, slave - z hlediska generace Busy. 35
Paměti FIFO Paměťová buňka dvoubránové paměti, na čipu dva nezávislé čítače (zápisový a čtecí) pro čtecí čítač nesmí (ani nemůže) předběhnout zápisový čítač, FIFO je sekvenční obvod, nutno nulovat - RESET, /RS, EF FF HF vstup dat 9 bitů zápis logika příznaků čítač a řídicí logika zápisu pole dvoubránové RAM čítač a řídicí logika čtení čtení D Q W nulovací logika výstup dat 9 bitů RS nulování R RT řízení výst. budičů /R Sig. čtení, má význam /OE /W zapisovací signál, má význam /CS /RT Retransmit příznaky: /EF empty Flag /FF /Full Flag /HF Half Full Flag 36
Paměť FIFO- řízení Pro zápis - rozhoduje náběžná hrana /W ( asynchronní FIFO) Předstih, přesah dat. R t RC t RPW t t A RR t A trhz t RHZ Q 0 -Q 8 výst. data platná výst. data platná W t WPW t WC t WR t DS t DH D 0 -D 8 vst. data platná vst. data platná 37
Paměti FIFO - typy Asynchronní paměti FIFO, 7202, 7203 - generické typy, stejné uspořádání - řada výrobců kapacita org. typ výrobce výv. A/S pozn. 2 kbit 256 x 9 7200 Id, Am, Ti 28 A 5 kbit 512 x 9 7201 Id, Cy, Am, Ti, Sa 28 A Sa. 75C01 9 kbit 1k x 9 7202 Id, Cy, Am, Ti, Sa 28 A Sa. 75C02 18 kbit 2k x 9 7203 Id, Cy, Am, Ti, Sa 28 A Sa. 75C03 36 kbit 4k x 9 7204 Id, Cy, Am, Ti 28 A 72 kbit 8k x 9 7205 Id, Cy, Am 28 A 144 kbit 16k x 9 7206 Id 28 A 288 kbit 32k x 9 7207 Id 28 A 18 kbit 2 k x9 72231 Id, Ti 32 S prog. flag /AE, /AF 16 kbit 2 k x 8 72103 Id 44* A par./sér. FIFO 18 kbit 1k x 18 72520 Id 52* S obousměr. FIFO Cyklus zápisu, čtení 40-50 ns 38
Paměti FIFO - synchronní typy Vyšší frekvence zápisu - rychlejší, synchronní paměti FIFO (50 až 100 MHz), synchronní ( hodinový signál), signály /W a /R pouze ve funkci kvalifikátorů, zda v příslušném hodinovém cyklu proběhne, nebo neproběhne zápis, případně čtení. skutečný okamžik zápisu a čtení je určen hodinovým signálem. (analogie - doprava), časová optimalizace vnitřních dějů v paměti. Rychlé řadiče USB Cypress, Texas, FTDI funkce jako -synchronní nebo asynchronní FIFO, podle konfigurace. Z hlediska zápisu - obdoba chování paměti FIFO. Obdobně režimy zápisu asynchronní ( pomalejší, ale obvodově jednodušší realizace) synchronní - rychlejší, ale obvodově náročnější. 39
Tento materiál je určen pouze pro studenty předmětů A3B38MMP, X38MIP při přednáškách a domácí přípravě 2011. Nesmí být využíván k jiným účelům ani publikován jinou formou. Jan Fischer 2011 40