Mikroprocesory pro vest. aplikace, Sběrnice, vstupy, výstupy Přednáška , kat. měření, ČVUT - FEL, Praha J. Fischer

Transkript

1 Mikroprocesory pro vest. aplikace, Sběrnice, vstupy, výstupy Přednáška , kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1

2 Náplň přednášky Rekapitulace A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 2

3 Mikroprocesory pro vestavné aplikace rysy Široké spektrum procesorů pro vestavné aplikace od 4 bitových po 32 bitové Historický typ jádro 8051, stále využívané desítkami výrobců Atmel AT89C 51, jiná řada Atmel AVR, AT Mega Motorola Freeescale rodina 68HC08, ( 68HCS908, ) rodina 68HCS12 a vyšší typy ST Microelectronics STM8 8- bitový proc. firma Microchip, procesory PIC, Texas Instruments MSP bitový procesor, nízká spotřeba, japonské firmy Fujitsu, Nes, Renesas, 8, 16 bitové proc. Signálové procesory Analog Devices, Texas Instruments, Freescale aplikace jednočipové, nebo i externími sběrnicemi možnost připojení externí SDRAM, možnost oprač. systému ( uclinux., Linux) Texas Instruments kombinace DSP a procesoru ARM v jednom pouzdře A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 3

4 Procesory s jádrem ARM pro vestavné aplikace Nyní trend používat jádro ARM firma ARM www. ARM. COM nejdříve jádro ARM 7, a především, jádro pro vestavné aplikace jednočipová varianta všechny paměti, řadiče a periferie jsou na čipu). ARM Cortex M3, ARM Cortex M0 další typy jádro ARM Cortex M4 (funkce DSP), ARM 9, ARM 11 ( např. v Raspberry PI), ARM Cortex A9 vyšší typ již spolupráce s externími sběrnicemi externí SDRAM, 32, 64 a více MByte, portování Linux, nebo omezená verze uclinux (procesory bez MMU memory Management Unit), Android,.. Potřeba větší paměti RAM 32 Mbyte uclinux, Pro vyšší varianty, 256MByte, 512 Mbyte 1 GByte, připojení externí dynamické SDRAM (synchronous dynamic RAM) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 4

5 Polovodičové paměti RWM read write memory ( RAM SRAM, DRAM, SDRAM) RWM- DRAM paměťový kondenzátor s výběrovým MOS tranzistorem, nutné periodická obnova informace (analogie přečtení a obnova blednoucího nápisu) ROM Read only memory- obsah dán pevně maskami při výrobě ( závěrečná metalizace- propojení) PROM programovatelné paměti ( jedenkrát ), OTP (one time programmable) OP PROM, - vyskytuje se i u mikroprocesorů) pozor není možno vymazat!!! EPROM Erasable PROM. programovatelené, mazatelné UV zářením, okénko z křemenného skla, EPROM - již velmi málo používané EEPROM - Elektricky mazatelné programovatelné paměti, programování tunelováním, mazání tunelováním FLASH memory NOR, NAND NOR FLASH struktura- uspořádání podobně jako ROM, EPROM, EEPROM, podobný způsob čtení, přístup adresace v paměťové matici NOR FLASH použitelné pro uložení programu, který up čte a vykonává NOR FLASH na čipu mikrokontrolérů jako paměť programu ( STM32Fxxx) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 5

6 Paměti - paměťová matice Uspořádání paměťových buněk do matice (čtvercové, příp. obdél. matice) adresace buňky v řádku a sloupci výběr (aktivace ) řádku adresovým vodičem ( word line) přivedení informace na bitové vodiče výběr sloupce paměťová matice dekodér řádku adresa řádku adresový vodič (word line) bitový vodič ( bit line) adresa sloupce spínače sloupců dekodér sloupce Data A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 6

7 Paměti - stránka Současnéčtení informace z jednoho řádku, ulož. do vyrovnávací pam. řádku - stránky inf. na jednom řádku - stránka, page jeden proces přípravy čtení - načtení stránky do vyrovnávací paměti Page mode read, Page mode write postupný výběr podle adresy sloupce u FLASH, DRAM, SDRAM ( analogie promoce Betlémská kaple celá řada) využití registru stránky při čtení i zápisu DRAM, SDRAM - fast page mode read, přivedení adresy řádku ( ROW) jednou, dále jen postupné přivádění sloupcových adres - Column rychlé ukládání po jednotlivých Byte do reg. stránky, paralelní přesun po sloupcích do buněk jedné stránky Page mode Page mode (sector) - jediný režim u NAND FLASH ( flash disků, karet) pomalé - současné - paralelní čtení, (zápis) velkého množství inf. z ( do) buněk A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 7

8 Paměti PROM - EPROM FLASH - EEPROM Informace uložena ve formě schopnosti MOS tranzistoru vést proud pokud je na GATE napětí programování uložení náboje, (příp. mazání) náboje v oblasti GATE podle naprogramování různý proud Drain Source, při stejném nap. na Gate ( vede nevede ) tranzistory v paměťové matici, adresace řádek sloupec I DS bez prog. a b naprog. C T C +U R výst. obvod W 0 C 0 T C0 výst. obvod T F00 + C 1 T C1 T F01 U C U GS W T B W 1 + T F10 T F11 B 0 B 1 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 8

9 Polovodičové paměti NAND FLASH Pozor NAND Flash zcela jiná filosofie přístupu Nelze číst jediný Byte nebo Word, čtení celé stránky ( viz dále), relativně pomalý cyklus čtení ( podstatně pomalejší než u NOR FLASH) čtení, ale NOR Flash na čipu mikrokontrolérů jako paměť programu ( STM32Fxxx) NAND Pozor, zcela odlišná struktura, pouze jako záznamové medium, (spíše odpovídající paměti s diskem,.., ) Použito v paměťových kartách, SSD, USB Flash discích, A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 9

10 Paměti RWM Paměťová buňka SRAM bistabilní klopný obvod 6 T paměťová buňka použita technologie CMOS velmi nízký statický proudový odběr zapojení do matice- A0, A1 dekodér řádku R1R2 Ucc R3 R4 R5 R6 R7R8 Ucc /B B dekodér sloupce A2, A3 T3 T4 W Din Dout T5 T1 T2 T6 /CS /WE /OE A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 10

11 Paměti SRAM Organizace (x1 bit, x4 bit - staré) x bitů, x16 bitů klasické CMOS SRAM, nízkopříkonové, označení často začíná 62xxx 6264, 62256, doby přístupu desítky až přes 100 ns, adresové vstupy, datové vstupy/ výstupy, řídicí signály SRAM: /CS výběr čipu, ( chip select) ( někdy více /CS /OE řízení výst. budiče -( output enable) /WE povolení zápisu ( write enable) A14 - A0 D7 - D0 OE CS WE KM paměťové pole RAM Rozložení vývodů- JEDEC standard, vždy stejně ( EPROM) a (SRAM) shodné rozložení signálů na pouzdře adresy, data, /OE, /CS ( resp. /CE), GND, Ucc, SRAM navíc /WE Rychlé SRAM, ( jako vyrovnávací paměti) doby přístupu přibl. 10 ns. ryc A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 11

12 Paměti SRAM - cyklus zápisu Přivedení adresy a platných dat významný okamžikukončení aktivity /WE nebo /CS (který dříve) ukončení podmínky WE x CS = 1 ADR CS t AS t WC t CW t WP data stabilní: t DW před aktiv. hranou předstih dat (set up time) t DH po náběžné hraně zapisovacího přesah dat (hold time) impulsu /WE ( příp. /CS) WE vstupní data ( OE = H ) Z t DW platná data t DH A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 12

13 Paměti SRAM - cyklus čtení Cyklus čtení, obdobný jako u EPROM, FLASH,. ADR t RC t CO CS /CS výběr čipu - ( Chip Select) t OE /OE - povolení výstupu OE t AA (Output Enable) - aktivace výstpních budičů, jinak ve stavu vysoké impedance výstupní data ( WE = H) C platná data A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 13

14 SRAM - 4Mb Async. Fast SRAM Příklad standardní současné standardní SRAM. Samsung K6R4008V1D 512K x 8 U CC = 3,3 V t AA = 8 ( 10) ns Podobně varianty 256 k x16 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 14

15 Časové diagramy - 4Mb Async. Fast SRAM - A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 15

16 Časové diagramy SRAM - orientace v údajích - A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 16

17 Sběrnice procesoru Skupina vodičů pro - signály mikroprocesoru pro spolupráci a předávání dat přenos typu CPU Paměť, CPU vstup/výstup Vodiče signály : Adresa, Data, řídicí signály čtení, zápis, ready,. A0 nejnižší váha LSB, A31 ( viz ARM) MSB data D0 nejnižší váha LSB, D31 (viz ARM) MSB Externí sběrnice původní procesory, kdysi Intel 8080, 8085, 8086, 80286,.. Komunikace s pamětmi, programovatelnými řadiči ( řadič přerušení, UART, čítače,..) a všemi zařízením prostřednictvím exerní sběrnice Nyní mnoho pamětí a periferií na čipu procesoru viz ARM několik sběrnic, paměťová sběrnice, periferní sběrnice,.. ( AHB, APB,..) možní současný přenos různých dat po různých sběrnicích - data ( inst. kód) z paměti programu z Flash do CPU, data ze vstupu do RAM,..s využitím DMA,. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 17

18 Sběrnice procesoru Nyní mnoho pamětí a periferií na čipu procesoru viz ARM několik sběrnic, paměťová sběrnice, sběrnice AHB, periferní sběrnice APB možní současný přenos různých dat po různých sběrnicích - data ( inst. kód) z paměti programu z Flash do CPU, data ze vstupu do RAM,..s využitím DMA,. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 18

19 Spolupráce procesoru se sběrnicemi - A 15 - A 0, a více adr. sběr. dat. sběr. říd. sig. D 7 - D 0, a více WR RD A 15 A A A 15 - A A 0 MPR pam. blok D 7 D 7 D 0 D 7 - D 0 D 0 WR RD WR RD čtení zápis ADR /RD platná adresa C ADR data z MPR platná adresa platná data A 15 - A 0 D 8 - D 0 data z pam. platná data WR Z t DV platná data t WP t DWH A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 19

20 Externí sběrnice pro paměti - STM32F2x Čtení na sběrnici STM32F2xx A Address bus D Data bus NEx Chip select NOE Output Enable NWE Write Enable NBL1 Upper Byte Enable NBL0 Lower Byte Enable N symbolizuje aktivitu signálu v ve stavu L A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 20

21 Externí sběrnice STM32F2x - STM32F2x Zápis na sběrnici STM32F2xx A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 21

22 DMA - přímý přístup do paměti DMA (Direct Memory Access) přímý přístup do paměti Pro zrychlení přenosů dat typu Paměť- paměť, Paměť vstup, paměť výstup Řadič DMA, naprogramován pro daný způsob přenosu daného rozsahu paměti,přenos celého bloku naráz, přenos dat, která postupně přicházejí (přenos dat z periferie do Paměti ) Postupný (synchronní) přenos dat z paměti do periferie, generování analogového signálu pomocí převodníku D/A (DAC digital to analog converter), vstup dat z Input capture, nastavování Output compare, odlehčení procesoru, (forma domácí automatizace v procesoru, běží to automaticky ). Image interface - DMA přenos obrazu z CMOS senzoru pomocí DMA do RAM ( STM32F207, SDTM32F407), ADSP BF533, DMA naprogramován např. jakmile se objeví data, ulož je do paměti postupně od adresy, naprogramováno na přenos dat z UART ( SPI,.. do paměti) i opačně, přenosu dat z paměti do výstupu, rychlé vysílání na UART, SPI,.. (analogie pomocník, stavba přesun materiál, sklad, výdej materiálu proudový, nebo na požadavek- rychlý pomocný dělník, který pracuje podle přesně daného předpisu a podle časového plánu), DMA i použití při organizaci vyrovnávacích bufferů, jedno DMA. data ze senzoru do paměti, další DMA z paměti na interface ( příklad obrazový senzor a komunikační A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 22

23 Ovládací vstupy, tlačítka Ovládací prvky přístroje - tlačítka, klávesnice tlačítko proti GND, pull up rezistor využití interního pull up rezistoru v AT89S8252 připojení ovládacích prvků přístroje tlačítka, odskoky tlačítka při sepnutí a rozepnutí tlačítko s přerušením, tlač. R P + 5 V vst. brána stisk tlač. stabilní stav kontaktu uvolnění tlač. odskoky kontaktu při sepnutí odskoky kontaktu při rozepnutí A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 23

24 Připojení skupiny tlačítek s přerušením Snížení nároku na čas CPU při periodickém snímání stavu tlačítka - čtení stavu tlačítka v přerušení stisk - generace přerušení společné přerušení 4 x R P Implementace AT89C51RC2,... keyboard interface na P1 4 x tl. Keyboard Line X (7 až 0) Flag - zachycení stavu Keyboard Level Selector reg. volba úrovně vst. brána + 5 V Keyboard interrupt request & INT Možnost probuzení procesoru ze sleep módu stiskem tlačítka na keyboard interface A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 24

25 Integrovaný blok Keyboard interface Implementace AT89C51RC2,... keyboard interface na P1 KLS.x Keyboard Leve l Selector reg. volba aktivní úrovně tlačítka KBF.x Keyboard Line X (7 až 0) Flag - zachycení aktivního stavu tlačítka KBE.x Keyboard enable, pro daný bit.interrupt request KBDIEN1 povolení přerušení celého interface na P1 Možnost probuzení procesoru ze sleep módu stiskem tlačítka na keyboard interface, A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 25

26 Dynamicky čtená klávesnice Tlačítka v matici M x N klidový stav výstupu open H vysoká úroveň výstup typu otevřený kolektor, vstup Pull UP dynamické - postupné buzení jediného sloupce do L, čtení všech řádků, stisknuté tlačítko - souřadnice X,Y matice 4 x 4, 3 x 8,...Matice 4 x 4 - možno přímo na 8- pinů procesoru STM32, konfigurace bran, vstup, open drain, nutné ošetření odskoků tlačítka Dyn. čtení matice tlačítek - použito také v PC klávesnici alternat. řešení náhrady otevř. kol. výstup, po bitech úroveň L nebo třetí stav možnost využití Keyboard interface, využití přerušení na vstupech pro detekci stisku kterékoliv klávesy, aktivace všech sloupců, přerušení při stisku tlačítka vstup. brána 4 x 4 tlačítka výst. brána + 5 V 4 x R P A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 26

27 Vstup s posuvným registrem Vstup dat do mikropoč. s posuvným registrem snížení počtu potřebných pinů vstup tlačítek, přepínačů, stavu obvodů varianty - vstup z převodníku A/D převodníku typicky v mobilních tel, zvuk,... kaskádní řazení posuvných registrů přepis tlačítka, vst. obvody LD A B H s. data SER SR1 CLK CLK_INH Q H posun s. data 74LS165 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 27

28 Vstupy s galvanickým oddělením, optrony Optron, kombinace infračerveně zářící diody ( infra LED ) a fototranzistoru Parametr CTR poměr přenosu proudu fototranzistoru vůči proudu IRED CTR = I FT /I IRED, v procentech, bývá přes 40 % a více 100 %, příklad optron CNY17) IRED FT výst. R = 1k2 D ochr IRED FT Ucc R k 10k vstupní pin up Vstup log. signálu do mikropočítače s galvanickým oddělením Vnější obvod budí IRED, odezvy optronů s fototranzistory - řádově 10 us. použitelné pro frekvence řádu 10 khz, pozor saturace změna střídy signálu, různá doba náběžné a spádové hrany ochr. dioda D ochr proti přepólování (LED, IRED malé průrazné napětí i pod 10 V), opticky oddělené vstupy - standardní vybavení PLC (Programmable logic controller), rychlé optrony. IRED + fotodioda + zesilovač, logický výstup použitelné pro frekvence řádu MHz A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 28

29 Výstupy s galvanickým oddělením, výpočet Výpočet parametrů R, R 1, R 2, Výpočet R k = kolektorového odporu fototranzistoru viz přednáška 9 - výpočet parametrů spínače s tranzistorem. U CC / R k musí být menší, než I red x CTR/100 (CTR v procentech) ksat zvolený činitel saturace ( např. 2 až 3) (větší saturace zpomaluje rozepnutí fototranzistoru) rezerva na ksat tolerance CTR, rezerva pro stárnutí optronu a pokles jeho CTR R K Příklad CTR = 100 %, I RED = 3 ma, ksat = 3 U CC = 5 V návrh R k = 5 kohmů ksat I RED UCC CTR R = 1k2 IRED 100 FT Ucc R k 10k D ochr vstupní pin up A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 29

30 Výstupy s galvanickým oddělením, optrony Buzení IRED v optronu podobně jako buzení LED, napětí na IRED 1,5 až 2 V INFRA Buzení LED proti napájení - obvykle buzení s pomocným tranzistorem T 1 výstupní FT, doplnit ochrannou diodou proti přepolování, zkrat dioodou, ochrana proti průrazu přechodu báze emitor FT, přepólování, přechod CB propustný, přechod BE zavřený, průraz diody přechod BE i při napětí menším než 10 V IRED FT Ucc D1 R3 R2 R1 Ucc T1 D1 R3 R2 R1 Ucc T1 Ucc R D1 C R D1 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 30

31 Výstup s posuvným registrem se záchytným registrem Posuvný registr ser. par. 74HCT595 - na výstupu záchytný registr překopíruje se naráz podle sig. RCLK seriová data SER, hod.signál SRCLK Struktura pos. registru 595, modifikace výstupní části v různých variantách: výkonové tranzistory možno navázat na rozhraní SPI často využíváno, snížení počtu pinů up výstupní obvody přepis s. data posun nul. RCLK Q A Q B výst. reg. Q H SER pos. reg. Q H SRCLK SRCLR SRR1 74HC595 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 31

32 Připojení segmentových zobrazovačů s LED 7- segmentový zobrazovač, SA společná anoda, SK - spol. katoda V zobrazovači s SA, jednotlivé SA pro aktivaci pozice katody propojeny, společné řízení dynamické řízení, rozvícení na 1/n času, n- počet pozic, střední hodnota = I stř. střední hodnota proudu aktivovaným segmentem za periodu obnovení celého n- místného zobrazovače Impulsní proud Iimp= n x Istř.!!!, např. Istř. = 5 ma, impulsní proud = 6 x 5= 30 ma Uvažovat pro výpočet rezistorů!!! 6 a SA SA1 SA2 SA3 SA6 f g b e d c dp a b dp a 8 dp A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 32

33 Výpočet obvodu dynamicky řízeného zobrazovače Výpočet R2, podle impulsního proudu, R1 - pře s T1 může protékat 7x ( příp. 8x) větší proud- rozsvícena hodnota 8,...tedy např. 7 x6 x Istř. = 7 x 6 X 5 = 210 ma Pro 6-ti místný, 7-mi segmentový zobrazovač tranzistor - parametr h21e, zvolený činitel saturace, viz. přednášky elektronika R1 T1 U CC výstupní brána R4 R3 R2 T2 SA n a R2 T2 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 33

34 Mozaikový (maticový) LED zobrazovač Indikce ve velkých přístrojích, panely, LED obrazové panely dynamicky řízený zobrazovač matice např. 80 x 7 LED posuvný registr budí sloupce obnovení informace po řádcích přivedení informace v 7 krocích po jednotlivých řádcích tranzistorové budiče, výpočet analogicky předchozímu případu Viz. indikace LED panel v tramvaji Možnost řešení rozhraní SPI, časovač, DMA, obraz stavu panelu v RAM STM32- možnost řešení s využitím obvodových prostředků procesoru, s minimalizací spotřeby času procesoru R1 R2 R3 R4 R5 R6 R7 S1 S2 S3 S4 S5 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 34