Přednáška 2 A4B38NVS - Návrh vestavěných systémů 2014, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1
|
|
- Milan Moravec
- před 9 lety
- Počet zobrazení:
Transkript
1 Přednáška 2 A4B38NVS - Návrh vestavěných systémů 2014, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1
2 Modifikace bitů slova v SRAM nebo výstupní brány Funkce čtení modifikace bitů zápis (read modify write) do 1 OR 1 do 0 AND 0 v daném bitu, viz příklad na cvičení? riziko příchod přerušení v procesu čtení, modifikace a zápisu (read, modify, write), zákaz přerušení Pro ovládání jednotlivých vybraných bitů brány STM32 jediným zápisem viz funkce set, reset obr. viz. Hitex: Insiders Guide. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 2
3 Adresování Bit Banding Možnost adresovat jediný bit v oblasti bit banding zápisem celého slova (32 bitů) do oblasti bit band alias (analogie velké kl. + hrot. na bit) oblast 1MByte adres. prostoru bit band v paměti SRAM adresovaná jako 32 MByte v bit band alias oblast 1MByte bit band v prostoru I/O v STM32 adresovaná jako 32 MByte v bit band allias bit_word_addr = bit_band_base + (byte_offset x 32) + (bit_number 4) Bit B(0) slova na adr. 0x odpovídá slovu (4 B) na adr. 0x Bit B(1) slova na adr. 0x odpovídá slovu (4 B) na adr. 0x mapování bitu B(2) ze slova v SRAM na adrese, 0x do oblasti alias : 0x (zač. B.B. Alias)+ (0x300*32) + (2*4) = 0x Zápis na adresu 0x má stejný efekt jako čtení,modifikace bitu a zápis bitu 2 z byte v SRAM na adrese 0x význam má nejnižší bit B(0) ze slova (32 bitů) Čtení z adr. 0x vrátí hodnotu (0x nebo 0x ) podle stavu bitu 2 ze slova v SRAM na adr. 0x A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 3
4 Adresování Bit Banding Bit banding obr. dle Hitex: Insiders Guide celá vnitřní SRAM a periferie v STM32 - dosažitelné pomocí Bit banding SRAM Bit band oblast (celkem 1 MByte) Bit Band Alias (celkem 32 MByte) od 0x do 0x200F FFFF, od 0x do 0x23FF FFFF Periferie Bit band oblast (celkem 1 MByte) Bit Band Alias (celkem 32 MByte) od 0x do 0x400F FFFF od 0x do 0x43FF FFF A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 4
5 Adresový prostor ARM Cortex M3 - A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 5
6 Procesory s jádrem ARM, kódování instrukce Architektura ARM, postupný vývoj ARMv x Architektura ARM instrukce kódování 32 bitové Kódování instrukcí ve strojovém kódu ARM je pouze v jednom slovu 32 bitů, procesor načte kompletní kód instrukce naráz Za kódem instrukce ARM nenásledují další informace o datech či adrese skoku (jako to je např. u procesoru 8051 jedno, dvou, tří bajtové instrukce,signálových procesorů ADSP Blackfin a dalších) Všechny informace jsou součástí instrukčního kódu Instrukce operuje s jedním nebo více registry, V jedné instrukci je pouze jediný přístup k datům v paměti (není instrukce, kde by se dva operandy načítaly z paměti, nebo kde by se operand četl z paměti a do paměti by se ukládal) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 6
7 Procesory s jádrem ARM, instrukce skoku Dotaz? jak se řeší skoky, když adresní prostor je 32- bitový a současně se má celá instrukce kompletně zakódovat do 32 bitů? Skoky (kde je informace o cíli skoku součástí instrukčního kódu) jsou relativní (skok o danou vzdálenost dopředu, či dozadu tato vzdálenost je součástí instruk. kódu) vzhledem k aktuální adrese právě čteného instrukčního kódu Relativní skoky omezený rozsah skoku ( omezená vzdálenost ) Dotaz? jak se řeší delší skoky, když adresní prostor je 32- bitový a současně se má celá instrukce kompletně zakódovat do 32 bitů? Skok s větším rozsahem adresy (na větší vzdálenost ) s využitím adresy předem uložené v registru (32 bitů) (Pozn.: u ARM Cortex M3 musí být nejnižší bit adr. skoku uložené v registru = 1) Důvod nejnižší bit adresy A0 = 1 signalizuje činnost v režimu Thumb) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 7
8 Instrukční sady ARM a THUMB Kódování instrukcí ve strojovém kódu ARM nebo THUMB pouze v jednom slovu 32 bitů, nebo jednom polovičním slovu (za kódem instrukce nenásledují další informace o datech či adrese skoku jako to je např. u 8051, jedno, dvou, tří bajtové instrukce) Pokud je potřeba v instrukci zadat adresu 32 bitů, není to součástí instrukce,ale použití pseudoinstrukce. Instrukce se odkazuje na další slovo v paměti vygenerované uložené překladačem. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 8
9 Instrukční sady ARM a THUMB Pokud je potřeba v instrukci zadat adresu 32 bitů, není to součástí instrukce, ale použitím pseudoinstrukce. Instrukce se odkazuje na další slovo v pam. vygenerované (a uložené) překladačem. LDR R0, =RCC_CR ; toto je pseudoinstrukce po překladu bude ve výpisu 0x LDR r0, [pc,#160] 01D4 ulož do R0 hodnotu, která je umístěna v paměti na adrese, která se získá jako součet příští volné adresy (pro slovo 4 Byte) a čísla 160 dekadicky tato instrukce je uložena na adrese 0x , další volná adresa (se zarovnáním na hranici 4 Byte) je od 0x = 0x s posunem 160 (dekadicky) = 0xA0 ( hex.) tedy hledaná hodnota je umístěna na adrese 0x xA0 = 0x D4, což indikuje zápis 01D4 v protokolu o signalizuje, že adr. je získána rel. (možno pozorovat v okně disass. IDE Keil) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 9
10 Opakování názvosloví používané v dokumentaci ARM: Byte - 8 bitů 1B (jeden bajt) Halfword - 16 bitů 2 B (dva bajty) Word - 32 bitů 4 B (čtyři bajty) tedy instrukce ARM ( a 32 bitová instrukce Thumb2) je kódovaná ve word instrukce Thumb je kódovaná v halfword A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 10
11 Mapa paměti v STM32F100x od 0x00 paměť Flash od 0x periferie od 0x interní SRAM výkon programu začíná podle reset handler adresa uložena na 0x x výchozí hodnota pro nastavení ukazatele zásobníku (stack) 0x reset handler ( v našem programu tam je 0x ED) 0x NMI handler??? proč 0x ED, program začíná na 0x EC 0x EC x ED ??? nejnižší bit odlišný instrukce kódovány 16 bitově (THUMB) nebo 32 bitově (THUMB- 2) takže by bit 0 měl být vždy 0, historicky od ARM, bit 0, pokud je v 0, znamená to přechod do módu klasické instruce ARM (32 bitů) bit 0 = 1 znamená režim Thumb, zde i Thumb -2 nejnižší bit adresy skoku u CORTEX M3 musí být proto vždy 1 (význam pro jednotku dekódování instrukce) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 11
12 Instrukční sada THUMB-2 ARM CORTEX- M3, instrukční sada pouze Thumb- 2 obsahuje původní Thumb 16 bitové, doplněné 32 bitovými inst. nepodporuje sadu ARM Thumb efektivnější využití pam. programu, (také zrychlení při čtení z FLASH, čtení 32 bitů dvě instrukce, vysvětlení později) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 12
13 Kódování instrukcí Thumb příklad instrukce MOVS MOV (immediate) s nastavením příznaků je inst. MOVS MOVS <Rd>, #<imm8> MOVS R0, # 0x0 se přeloží jako 2000 ( hex strojový kód) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 13
14 Kódování instrukcí Thumb opcode Instruction or instruction class 00xxxx Shift (immediate), add, subtract, move, and compare Data processing Special data instructions and branch and exchange 01001x Load from Literal Pool, see LDR (literal) 0101xx Load/store single data item 011xxx 100xxx 10100x Generate PC- relative address, see ADR 10101x Generate SP- relative address, see ADD (SP plus immediate) 1011xx Miscellaneous 16-bit instructions 11000x Store multiple registers, see STM / STMIA / STMEA 11001x Load multiple registers, see LDM / LDMIA / LDMFD 1101xx Conditional branch, and supervisor call 11100x Unconditional Branch A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 14
15 Kódování Thumb, instrukce MOV opcode Instruction 000xx Logical Shift Left LSL (immediate) 001xx Logical Shift Right LSR (immediate) 010xx Arithmetic Shift Right ASR (immediate) Add register ADD (register) Subtract register SUB (register) Add 3-bit immediate ADD (immediate) Subtract 3-bit immediate SUB (immed.) 100xx Move MOV (immediate) 101xx Compare CMP (immediate) 110xx Add 8-bit immediate ADD (immediate) 111xx Subtract 8-bit immediate SUB (immediate) 5 bitů opcode umístěných do bitů D13 až D9 následuje za bity D15 =0, D14=0 pro MOV (immed.) 100xx bude kód instrukce xx x xxxx xxxx tedy rrr iiii iiii rrr kodování registru iiii iiii přímá 8-bitová data A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 15
16 Kódování Thumb, příklad instrukce MOVS MOV (immediate) Thumb instrukce MOVS <Rd>, #<imm8> MOVS R0, # 0x0 se přeloží jako 2000 ( hex strojový kód) 5 bitů opcode umístěných do bitů D13 až D9 následuje za bity D15 =0, D14=0 pro MOV (immed.) 100xx bude kód instrukce xxx xxxx xxxx tedy rrr iiii iiii rrr kodování registru iiii iiii přímá 8-bitová data rrr iiii iiii tedy binárně i rrr kodování registru (R0 je kódován jako 000 binárně) iiii iiii přímá 8-bitová data proto není možno v Thumb instrukci uložit přímá data větší než 8 bitů, ( viz proc. ARM Cortex M0) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 16
17 Kódování příklad určení strojního kód instrukce Thumb bit Thumb kódování instrukce op1 musí být různé různé od 00, pokud je op1 = 00 (bin) jedná se o 16 - bitovou instrukci Thumb tak ARM Cortex M3 rozliší instrukce A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 17
18 Kódování příklad určení strojního kód instrukce Thumb-2 op1 op2 op Instruction class xx0xx x Load Multiple and Store Multiple xx1xx x Load/store dual or exclusive, table branch 01 01xxxxx x Data processing (shifted register) 01 1xxxxxx x Coprocessor instructions 10 x0xxxxx 0 Data processing (modified immediate) 10 x1xxxxx 0 Data processing (plain binary immediate) 10 xxxxxxx 1 Branches and miscellaneous control xxx0 x Store single data item 11 00xx001 x Load byte, memory hints 11 00xx011 x Load halfword, memory hints 11 00xx101 x Load word 11 00xx111 x UNDEFINED xxxx x Data processing (register) xxx x Multiply, multiply accumulate, and absolute difference xxx x Long multiply, long multiply accumulate, and divide 11 1xxxxxx x Coprocessor instructions podle operandů OP1 a OP2 vznikne kód instrukce použitelné i pro zpětný překlad disassembling) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 18
19 Kódování příklad určení strojního kód instrukce Thumb -2. OP1, OP2, OP se doplní na příslušná místa kódu instrukce, 10 x0xxxxx 0 Data processing (modified immediate) další bity představují kódování použitých registrů, podmínky a přímá data příklad LDR R0, =0x0 se přeloží do Thumb- 2 F04F 0000 (hex) (nalezne se v protokolu o překladu soubor xxx.lst) F 0 4 F (hex) bin) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 19
20 Instrukce MOV pro instr. sadu Thumb a Thumb - 2 op1 op2 op Instruction class MOV (immediate) MOVS <Rd>,#<imm8> Thumb instrukce (dle jazyka UAL S. nastavuje příznaky (požadavek na Thumb, inst. která je pouze s nastavením příznaků, Thumb- 2 instrukce MOV{S}<c>.W <Rd>, #<const> ( S nast. přízn.), c- S instrukce má nastavit příznakové bity,.w chci kódovat do Thumb -2, 32 bit c- podmínky vykonání ínstrukce podle příznak. bitů Thumb- 2 MOV.W<c> <Rd>, #<imm16> A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 20
21 Instrukce skoku 32- bit Thumb kódování instrukce A 16-bit conditional branch instruction, with a branch range of 256 to +254 bytes. A 32-bit conditional branch instruction, with a branch range of approximately ± 1MB. B<c>.W <label> B<c>.W <label> kódování podmínky volba stavových bitů (cond) zabírá 4 bity, proto je menší rozsah adresy skoku 21 bitů, +/- 1 MByte A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 21
22 Kódování instrukcí do strojního kódu Pro detailní výklad problematiky viz lit ARM DDI 0403C_ARM v7-m Architecture Reference Manual, část Chapter A5 Thumb Instruction Set Encoding Poznámka: Pohled na způsob kódování instrukcí může částečně napomoci představě, jak v procesoru ARM probíhá dekódování instrukčního kódu a jeho provedení Může také napomoci vysvětlení způsobu zpětného překladu disassemblingu A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 22
23 Srovnání instrukce skoku v Thumb a Thumb bit Thumb kódování instrukce skoku A 16-bit conditional branch instruction, with a branch range of 256 to +254 bytes.. 16-bit Compare and Branch on Zero and Compare and Branch on Nonzero instructions, with a branch range of +4 to +130 bytes. See CBNZ, CBZ E7F3 B GPIO_CNF bez podmínky adresa 11 bitů D0F2 BEQ GPIO_CNF s podmínkou adresa 8 bitů A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 23
24 Možnosti využití analyzátoru v simulátoru Použití simulátoru, výklad na přednášce analysis window disassembly window setup přidat signál který se vyskytuje v programu např. gpio_odr zobrazí se 16- bitově možno nastavit rozsah setup Min/Max gpio_odr.8 zobrazí pouze bit 8 zobrazení analog, bit, state ( klik pravá myš na graf) v režimu state nastavení zobrazení hodnot dekadicky, hexadecimálně A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 24
25 . A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 25
26 zadání masky pro zobrazení bitů zadání GPIOC_ODR.8 zobrazení pouze bitu 8 A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 26
27 Použití simulátoru Keil. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 27
28 . Použití log. analyzátoru je pouze při simulaci při běhu programu při break pointu zobrazení stavu pinů A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 28
29 . A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 29
30 Simulace zobrazení velikosti čísla, analog. zobrazení (DAC). A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 30
31 .Posun o 8 bitů doprava jako dělení hodnotou 0x100 zobrazení kombinací bitů PC9 a PC8 jako čísel 0, 1, 2, 3 A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 31
32 . A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 32
33 . Zobrazení kombinace výstupů v režimu state jako hodnoty A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 33
Přednáška 1,2. A4B38NVS Návrh vestavěných systémů,2012, J. Fischer, katedra měření, ČVUT - FEL, Praha
Přednáška 1,2 A4B38NVS Návrh vestavěných systémů,2012, J. Fischer, katedra měření, ČVUT - FEL, Praha A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1 Informace Toto je grafický a heslovitý podkladový
Čísla, reprezentace, zjednodušené výpočty
Čísla, reprezentace, zjednodušené výpočty Přednáška 4 A3B38MMP kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2014, J.Fischer, ČVUT - FEL, kat. měření 1 Čísla 4 bitová dec bin. hex. 0 0000 0 1 0001
Čísla, reprezentace, zjednodušené výpočty
Čísla, reprezentace, zjednodušené výpočty Přednáška 5 A3B38MMP kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2015, J.Fischer, ČVUT - FEL, kat. měření 1 Čísla 4 bitová dec bin. hex. 0 0000 0 1 0001
Procesory s jádrem ARM
Procesory s jádrem ARM Materiál je určen jako pomocný materiál pouze pro studenty zapsané v předmětu: A4M38AVS A4M38AVS, 2014, J. Fischer, kat. měření, ČVUT - FEL, Praha 1 ARM - historie ARM - RISC procesory
Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT
Úvod Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace K.D. - přednášky 2 Pevná a proměnná délka instrukce (1) Pevná délka instrukce
Přednáška - A3B38MMP Procesory s jádrem ARM. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 1
Přednáška - A3B38MMP Procesory s jádrem ARM. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 1 ARM - historie ARM - RISC procesory (původ britská firma Acorn, procesory - stolní počítače později
Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden
Procesor z pohledu programátora
Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér
Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Aritmetika v Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Příklad Napíšeme program pro výpočet 54321-12345 dekadicky: 54321-12345=41976 hexadecimálně: x 0000D431
Princip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
Struktura a architektura počítačů (BI-SAP) 7
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz
Assembler RISC T.Mainzer, kiv.zcu.cz RISC RISC, neboli Reduced Instruction Set Computer - koncepce procesorů s redukovaným souborem instrukcí (vs. CISC, neboli Complex Instruction Set Computer, "bohatý"
x86 assembler and inline assembler in GCC
x86 assembler and inline assembler in GCC Michal Sojka sojkam1@fel.cvut.cz ČVUT, FEL License: CC-BY-SA 4.0 Useful instructions mov moves data between registers and memory mov $1,%eax # move 1 to register
Pohled do nitra mikroprocesoru Josef Horálek
Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická
A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL. Přednáška 1. 2011, kat. měření, ČVUT - FEL, Praha J. Fischer
Přednáška 1 2011, kat. měření, ČVUT - FEL, Praha J. Fischer 1 Náplň HW návrh vestavěných systémů, komponenty a jejich využití, procesor jako součástka Logické obvody a jejich vlastnosti z hlediska spolupráce
Semestrální práce z předmětu. Jan Bařtipán / A03043 bartipan@studentes.zcu.cz
Semestrální práce z předmětu KIV/UPA Jan Bařtipán / A03043 bartipan@studentes.zcu.cz Zadání Program přečte ze vstupu dvě čísla v hexadecimálním tvaru a vypíše jejich součet (opět v hexadecimální tvaru).
Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer
Přednáška A3B38MMP Bloky mikropočítače vestavné aplikace, dohlížecí obvody 2015, kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2015, J.Fischer, kat. měření, ČVUT - FEL Praha 1 Hlavní bloky procesoru
požadovan adované velikosti a vlastností Interpretace adresy POT POT
požadovan adované velikosti a vlastností K.D. - přednášky 1 Interpretace adresy Ve kterémkoliv místě lze adresu rozdělit na číslo bloku a offset uvnitř bloku. Velikost bloku je dána délkou příslušné části
Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru
Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction
Popis instrukční sady - procesory PIC Aritmetické a logické operace
Popis instrukční sady - procesory PIC Aritmetické a logické operace ADDLW - ADD Literal and W ADDLW k (W+k) W Sečte obsah registru W s konstantou k, výsledek uloží do registru Ovlivňuje: C, DC, Z ADDWF
Základní uspořádání pamětí MCU
Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou
Popis instrukční sady procesoru ADOP
instrukční sady procesoru ADOP ČVUT FEL, 2008 K. Koubek, P. Bulena Obsah instrukční sady...5 Univerzální registry...5 Registr příznaků FR...5 Standardní význam příznaků...6 Přehled instrukcí...7 ADD Add...8
Formát rámce MODBUS pro MORSE
verze x.xx 12. ledna 2011 1. Úvod Modbus je typický představitel rodiny protokolů určených pro sběrnici realizovanou na RS485. Používá 256bajtové rámce opatřené 16bitovým CRC. Protože Modbus rozlišuje
HelenOS ARM port. Pavel Jančík Michal Kebrt Petr Štěpán
HelenOS ARM port Pavel Jančík Michal Kebrt Petr Štěpán HelenOS experimentální operační systém (MFF) multiplatformní microkernel amd64, ia32, ia32xen, ia64, mips32, ppc32, ppc64, sparc64 plánování správa
Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1
Y36SAP 8 Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR 2007-Kubátová Y36SAP-strojový kód 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura
8. Laboratoř: Aritmetika a řídicí struktury programu
8. Laboratoř: Aritmetika a řídicí struktury programu Programy v JSA aritmetika, posuvy, využití příznaků Navrhněte a simulujte v AVR studiu prográmky pro 24 bitovou (32 bitovou) aritmetiku: sčítání, odčítání,
a operačních systémů
NSWI2 2/2 ZS Principy počítačů a operačních systémů INSTRUKCE Kdybych nařídil generálovi, aby létal od květině ke květině a on by rozkaz neprovedl, nebyla by to chyba generálova, ale moje. král asteroidu
Přednáška , kat. měření, ČVUT - FEL, Praha J. Fischer. A4B38NVS, 2012, J.Fischer, kat. měření,, ČVUT - FEL 1
Přednáška 10 2012, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2012, J.Fischer, kat. měření,, ČVUT - FEL 1 Náplň přednášky Čítače v MCU forma, principy činnosti A4B38NVS, 2012, J.Fischer, kat.
Architektury CISC a RISC, uplatnění v personálních počítačích
Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur
Architektura počítačů. Instrukce a návrh instrukční sady. Lubomír Bulej KDSS MFF UK
Architektura počítačů Instrukce a návrh instrukční sady Lubomír Bulej KDSS MFF UK Pro připomenutí: počítač je (jen) stroj Vykonává program Posloupnost instrukcí uložených v paměti. Vykoná instrukci a posune
Struktura a architektura počítačů (BI-SAP) 9
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 9 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
MSP 430F1611. Jiří Kašpar. Charakteristika
MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže
Architektury VLIW M. Skrbek a I. Šimeček
Architektury VLIW M. Skrbek a I. Šimeček xsimecek@fit.cvut.cz Katedra počítačových systémů FIT České vysoké učení technické v Praze Ivan Šimeček, 2011 MI-PAP, LS2010/11, Predn.3 Příprava studijního programu
Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
REbejs. 1. workshop (draft0)
REbejs 1. workshop (draft0) Pojetí workshopu 1 14 dní Rychle a prakticky Teorie až později Podrobný slidy s klikacíma URL ke stažení na wiki Trochu ARM Crackme: jednoúčelový program pro reverzování, bez
Architektura počítačů Implementace procesoru
Architektura počítačů Implementace procesoru http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematcs and physics Ukázková
Ing. Michal Martin. Spojení PLC CLICK s NA-9289
Propojení PLC CLICK s NA-9289 Autor: Ing. Michal Martin Copyright TECON spol. s r. o., Vrchlabí, Česká republika Tato publikace prošla jen částečnou jazykovou korekturou. Tato publikace vznikla na základě
Další aspekty architektur CISC a RISC Aktuálnost obsahu registru
Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat
VLSM Statické směrování
VLSM Statické směrování Počítačové sítě 5. cvičení Dělení IP adresy na síť a stanici Třídy adres prefixový kód v prvním bajtu určuje hranici Podle masky podsítě (subnet mask) zleva souvislý úsek 1 v bin.
Strojový kód. Instrukce počítače
Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska
Architektura procesorů PC shrnutí pojmů
Architektura procesorů PC shrnutí pojmů 1 Co je to superskalární architektura? Minimálně dvě fronty instrukcí. Provádění instrukcí je možné iniciovat současně, instrukce se pak provádějí paralelně. Realizovatelné
Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051
051 Seznámení s mikropočítačem Architektura mikropočítače Instrukce Paměť Čítače Porovnání s AT89C2051 Seznámení s mikropočítačem řady 8051 Mikroprocesor řady 8051 pochází z roku 1980 a je vytvořené firmou
Komunikační protokol MODBUS RTU v přípojné desce EPD.
APL-103 rev. 11/2010 Komunikační protokol MODBUS RTU v přípojné desce EPD. Obecný popis Přípojná deska EPD umožňuje rozšíření jednotky M4016 o další sériové rozhraní s protokolem MODBUS RTU. Toto řešení
VLSM Statické směrování
VLSM Statické směrování Počítačové sítě 5. cvičení Dělení IP adresy na síť a stanici Třídy adres prefixový kód v prvním bajtu určuje hranici Podle masky podsítě (subnet mask) zleva souvislý úsek 1 v bin.
Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího
Přerušovací systém s prioritním řetězem
Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním
Adresní mody procesoru
Adresní mody procesoru K.D. - přednášky 1 Obecně o adresování Různé typy procesorů mohou mít v instrukci 1, 2 nebo více adres. Operandy mohou ležet v registrech nebo v paměti. Adresní mechanismus procesoru
Přednáška - Čítače. 2013, kat. měření, ČVUT - FEL, Praha J. Fischer. A3B38MMP, 2013, J.Fischer, ČVUT - FEL, kat. měření 1
Přednáška - Čítače 2013, kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2013, J.Fischer, ČVUT - FEL, kat. měření 1 Náplň přednášky Čítače v MCU forma, principy činnosti A3B38MMP, 2013, J.Fischer,
RISC a CISC architektura
RISC a CISC architektura = dva rozdílné přístupy ke konstrukci CPU CISC (Complex Instruction Set Computer) vývojově starší přístup: pomoci konstrukci překladače z VPP co nejpodobnějšími instrukcemi s příkazy
Metody připojování periferií BI-MPP Přednáška 2
Metody připojování periferií BI-MPP Přednáška 2 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1
Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,
Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Assembler pro Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zápis instrukcí umíme už zapisovat instrukce v binárním tvaru to je silně nešikovné pro snazší vývoj
Mikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
Komunikační protokol MODBUS RTU v jednotce M4016. Seznam služeb protokolu MODBUS podporovaných řídící jednotkou M4016 je v tabulce.
APL-102 rev. 8/2009 Komunikační protokol MODBUS RTU v jednotce M4016. Obecný popis M4016 umožňuje čtení a zápis dat standardním protokolem MODBUS RTU přes sériovou linku RS232. Jednotka M4016 je v roli
Kontrolní otázky a okruhy k testu v semestru A4B38NVS (verze r. 2012) Procesory s jádrem ARM Cortex - M3, (V dalším textu dotazy směřují na jádro ARM
Kontrolní otázky a okruhy k testu v semestru A4B38NVS (verze r. 2012) Procesory s jádrem ARM Cortex - M3, (V dalším textu dotazy směřují na jádro ARM Cortex- M3 - proto, pokud je dotaz na procesor, míní
Simulátory aplikačně specifických instrukčních procesorů Jazyk LISA. Masařík Karel (masarik@fit.vutbr.cz)
Simulátory aplikačně specifických instrukčních procesorů Jazyk LISA Masařík Karel (masarik@fit.vutbr.cz) 1. Úvod Vestavěný systém Jednoúčelový systém, ve kterém je řídicí počítač zcela zabudován do zařízení,
PROGRAMOVÁNÍ MIKROPOČÍTAČŮ CVIČENÍ 10
UNIVERZITA TOMÁŠE BATI VE ZLÍNĚ FAKULTA APLIKOVANÉ INFORMATIKY PROGRAMOVÁNÍ MIKROPOČÍTAČŮ CVIČENÍ 10 Využití zásobníku pro předání parametrů podprogramům a lokální proměnné Jan Dolinay Petr Dostálek Zlín
PicoBlaze lekce 1: assembler, C překladač a simulační prostředí Jiří Svozil, Leoš Kafka, Jiří Kadlec svozil@utia.cas.cz
Technická zpráva PicoBlaze lekce 1: assembler, C překladač a simulační prostředí Jiří Svozil, Leoš Kafka, Jiří Kadlec svozil@utia.cas.cz Obsah 1. Úvod... 2 2. Xilinx PicoBlaze... 2 2.1 Architektura procesoru...
PROTOKOL O LABORATORNÍM CVIČENÍ
STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:
Technické prostředky počítačové techniky
Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení
M090 převodník Modbus TCP na Dali
List č.: 1/11 M090 převodník Modbus název adresa typ popis poznámka modul LSB 1 LSB R identifikace modulu spodní byte 0x0090 hex modul MSB 1 MSB R identifikace modulu vrchní byte firmware 2 LSB R verze
Architektura procesoru ARM
Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6
Algoritmizace a programování
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
MEK1 - Modul externí komunikace RS-232 / MODBUS_RTU.
APL-106 rev. 09/2013 MEK1 - Modul externí komunikace RS-232 / MODBUS_RTU. Obecný popis Komunikační modul MEK1 umožňuje rozšíření jednotky M4016 o další sériové rozhraní s protokolem MODBUS RTU. Toto řešení
Příloha č. I: Schéma zapojení vývojové desky PVK-PRO
Příloha č. I: Schéma zapojení vývojové desky PVK-PRO Schéma zapojení vývojové desky PVK-PRO (http://poli.cs.vsb.cz/edu/arp/down/pvk-pro.png) Příloha č. III: Organizace registrů v bankách PIC 16F84 Příloha
ŠESTNÁCTIKANÁLOVÝ A/D PŘEVODNÍK ±30 mv až ±12 V DC, 16 bitů
ZÁKLADNÍ CHARAKTERISTIKA Připojení 16 analogových vstupů Měření stejnosměrných napěťových signálů Základní rozsahy ±120mV nebo ±12V Další rozsahy ±30mV nebo ±3V Rozlišení 16 bitů Přesnost 0,05% z rozsahu
MIDAM Verze 1.1. Hlavní okno :
MIDAM Verze 1.1 Podporuje moduly Midam 100, Midam 200, Midam 300, Midam 400, Midam 401, Midam 410, Midam 411, Midam 500, Midam 600, Ghc 2x. Umožňuje nastavení parametrů, sledování výstupních nebo vstupních
Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování
Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování 1 Cíl přednášky Vysvětlit další rysy architektur CISC a RISC, upozornit na rozdíly. Upozornit, jak se typické
Mikroprocesory ARM zánik či naopak znovuzrození desktopu?
Mikroprocesory ARM zánik či naopak znovuzrození desktopu? 1 Red Hat CZ 2 Obsah přednášky Základní informace o mikroprocesorech ARM Stručná historie architektury ARM Rodiny mikroprocesorů
Kubatova Y36SAP 9. Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR Kubátová Y36SAP-ISA 1
Y36SAP 9 Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR 2007-Kubátová Y36SAP-ISA 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura
4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz
4-4. Přednáška 4. Přednáška ISA J. Buček, R. Lórencz 24-27 J. Buček, R. Lórencz 4-2 4. Přednáška Obsah přednášky Násobení a dělení v počítači Základní cyklus počítače Charakteristika třech základní typů
Profilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
Microchip. PICmicro Microcontrollers
Microchip PICmicro Microcontrollers 8-bit 16-bit dspic Digital Signal Controllers Analog & Interface Products Serial EEPROMS Battery Management Radio Frequency Device KEELOQ Authentication Products Návrh
Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2
Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy
Architektura počítačů
Architektura počítačů Procesor V přednášce byly použity (se souhlasem vydavatelství) obrázky z knihy Paterson, D., Henessy, V.: Computer Organization and Design, The HW/SW Interface. Elsevier, ISBN: 978-0-12-370606-5
Architektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Digitální
Architektury CISC a RISC, uplatnění v personálních počítačích - pokračování
Architektury CISC a RISC, uplatnění v personálních počítačích - pokračování 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Upozornit, jak se typické rysy obou typů
Mezipaměti počítače. L2 cache. L3 cache
Mezipaměti počítače Cache paměť - mezipaměť Hlavní paměť procesoru je typu DRAM a je pomalá. Proto se mezi pomalou hlavní paměť a procesor vkládá menší, ale rychlá vyrovnávací (cache) paměť SRAM. Rychlost
Architektury počítačů a procesorů
Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní
Rozhraní mikrořadiče, SPI, IIC bus,..
Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška A3B38MMP 2013 kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2013, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Rozhraní SPI Rozhraní SPI ( Serial Peripheral
Obsah. Popis funkcí. RS485/MODBUS-RTU ver. 3.0. Komunikace s převodníkem probíhá na principu MASTER - SLAVE. Protokol MODBUS mát tuto strukturu:
Komunikace s převodníkem probíhá na principu MASTER - SLAVE. Protokol MODBUS mát tuto strukturu: Význam jednotlivých částí protokolu část příkazu
Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování
Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování 1 Cíl přednášky Vysvětlit další rysy architektur CISC a RISC, upozornit na rozdíly. Upozornit, jak se typické
Struktura a architektura počítačů (BI-SAP) 11
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 11 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Napájení mikroprocesorů. ČVUT- FEL, katedra měření, přednášející Jan Fischer. studenty zapsané v předmětu: A4B38NVS
Napájení mikroprocesorů v. 2012 Materiál je určen jako pomocný materiál pouze pro studenty zapsané v předmětu: A4B38NVS ČVUT- FEL, katedra měření, přednášející Jan Fischer A4B38NVS, 2012, J.Fischer, kat.
Program "Světla" pro mikropočítač PMI-80
Program "Světla" pro mikropočítač PMI-80 Dokument věnovaný mikropočítači PMI-80, jeho programování a praktickým ukázkám. Verze dokumentu:. Autor: Blackhead Datum: rok 1997, 4.3.004 1 Úvod Tento program
3. Počítačové systémy
3. Počítačové systémy 3.1. Spolupráce s počítačem a řešení úloh 1. přímý přístup uživatele - neekonomické. Interakce při odlaďování programů (spusť., zastav.,krok, diagnostika) 2. dávkové zpracování (batch
Pohled do nitra mikroprocesoru
Pohled do nitra mikroprocesoru Obsah 1. Pohled do nitra mikroprocesoru 2. Architektury mikroprocesorů 3. Organizace cvičného mikroprocesoru 4. Registry v mikroprocesoru 5. Aritmeticko-logická jednotka
Registry 8*32bit ERn (=16*16bit En+Rn, 8*16bit+16*8bit En+RnH+RnL)
POT (T.Mainzer) Přehled: CPU - pamět CU-ALU-Registers Memory (Address bus, data bus, control bus) Externí pamět pomalá registry, cache Procesor H8S Registry 8*32bit ERn (=16*16bit En+Rn, 8*16bit+16*8bit
Architektura Pentia úvod
Architektura Pentia úvod 1 Co je to superskalární architektura? Minimálně dvě fronty instrukcí. Provádění instrukcí je možné iniciovat současně, instrukce se pak provádějí paralelně. Realizovatelné jak
RS485/MODBUS-RTU ver. 4 s rozšířením pro R24
Komunikace s převodníkem probíhá na principu MASTER - SLAVE. Protokol MODBUS mát tuto strukturu: Význam jednotlivých částí protokolu část příkazu význam
Operační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit
Jednoduché stránkování Operační systémy Přednáška 8: Správa paměti II Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné velikosti
PROCESOR. Typy procesorů
PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně
Architektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics 2/36 Digitální
Modul analogových vstupů M-AI4
... komunikační linka RS 485, protokol Modbus RTU 4 analogové vstupy volba typu vstupu: (PT 100, PT1000, Ni 1000, 0 100Ω, 0 1000Ω, 0 5V, 0 10V, 4 20mA, 0 20mA) Popis MAI4 je modul čtyř jednotlivě konfigurovatelných
Laboratorní cvičení z předmětu Elektrická měření 2. ročník KMT
MĚŘENÍ S LOGICKÝM ANALYZÁTOREM Jména: Jiří Paar, Zdeněk Nepraš Datum: 2. 1. 2008 Pracovní skupina: 4 Úkol: 1. Seznamte se s ovládáním logického analyzátoru M611 2. Dle postupu měření zapojte pracoviště
Paměti Flash. Paměti Flash. Základní charakteristiky
Paměti Flash K.D. - přednášky 1 Základní charakteristiky (Flash EEPROM): Přepis dat bez mazání: ne. Mazání: po blocích nebo celý čip. Zápis: po slovech nebo po blocích. Typická životnost: 100 000 1 000