Přednáška - A3B38MMP Procesory s jádrem ARM. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 1
|
|
- Eliška Soukupová
- před 8 lety
- Počet zobrazení:
Transkript
1 Přednáška - A3B38MMP Procesory s jádrem ARM. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 1
2 ARM - historie ARM - RISC procesory (původ britská firma Acorn, procesory - stolní počítače později vývoj vlastního procesoru ARM1 v r. 1985) ARM tranzistorů, 3 um technologie 4 MHz hod. sig. ARM2, ARM 3 Založena nová firma - Advaced RISC Machines Ltd. (majet. účast Apple, Acorn a VLSI) změna názvu architektury Acorn RISC Machine na Advaced RISC Machine ARM 6, procesor ARM610 pro PDA (Personal Digital Assistent) firmy Apple ARM7 v r. 1993, používán v PDA PSION firmy Acorn ARM7 TDMI doplnění ladicí rozhraní (D debug. interface) rozšířené možnosti násobičky (M) instrukce typu MAC (multiply and accumulate) pro číslicové zpracování signálu - Thumb instrukční sada (T) - navíc 16- bitové instrukce Thumb ARM7 TDMI do té doby nejlépe prodávaný procesor (jádro) u ARM ARM9 TDMI následovník ARM7, úpravy pipeline, ARM orientace na přenosná zařízení, mobilní telefony, rozvoj A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 2
3 ARM historie ARMv4 ARM7 TDMI architektura ARM v 4T ( pozor, trochu se plete) ARM7TDMI používán i ve formě microcontroller jednočipový mikropočítač Firma Philips (nyní navazující NXP) první implementovala ARM7TDMI do formy mikrořadiče LPC 2105, doplněním pamětí FLASH, SRAM, periferie, řadič přerušení vlastní varianta další firmy využívající ARM7TDMI: ATMEL, STMicroelectronics, Texas Instruments, Analog Devices,,. (Lego Mind Storm používá varinatu ARM7TDMI v provedení firmy Atmel) u ARM7TDMI v jádře - pouze dvě přerušení, firmy- vlastní implementace řadiče přerušení chybí dobrá podpora a spolupráce - řadič přerušení jádro Problém v jádře procesoru ARM7TDMI chybí komplexní řešení přerušovacího systému, řadič přerušení ARM7TDMI stále hromadně vyráběné a používané (např. WIFI router, ) A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 3
4 ARM, typ, ISA,- architektura ARM - RISC procesory (pojem RISC) ARM7TDMI 32- bitový procesor, data 32 bitová, (tedy registry 32 bitů) adresa 32 bitů, adresní prostor 2 32 = 4 GByte ARM instrukční kód konstantní délky 32 bitů v těchto 32 bitech uložen: kód vlastní instrukce, případně - registr, přímá data, adresa architektura typu Load, Store v instrukci jeden přenos dat mezi CPU a pamětí není operace typu read, modify, write A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 4
5 ARM7 TDMI, instrukce ARM a THUMB ARM7TDMI instrukční sada ARM - 32 bitů instrukční sada THUMB 16 bitů (úsporný kód, větší omezení na přímá data či adresy) procesory ARM: 16 bitové instrukce Thumb 32 bitové instrukce ARM (Přepínání v programu, jaká sada instrukcí se používá, procesor běží: v módu ARM (vykonává instrukce ARM 32 - bitové) v módu THUMB (vykonává instrukce THUMB 16 - bitové) Instrukce ARM a THUMB není možno míchat, Přechod do THUMB - skok na adresu, kde nejnižší bit adresy je A 0 = 1 (kód instrukce je 16- bitový, tak reálná adresa má A 0 =0, ale právě požadavek skoku na adresu s A 0 =1 signalizuje požadavek na skok s přepnutím do režimu THUMB používají se instrukce BX Rn, kde registr Rn obsahuje požadovanou adresu s příslušně nastaveným bitem D 0 = 0, nebo D 0 =1 odpovídajícímu adresovému bitu A 0 A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 5
6 Instrukční sada THUMB-2 v návaznosti na inst. ARM ARM Cortex-M3 - instrukční sada Thumb 2 Instrukce Thumb (16- bitové) jsou doplněny 32- bitovými instrukcemi sada označená jako Thumb - 2, (jedna společná sada dohromady 16- i 32- bitové instrukce, obsahuje všechny instrukce Thumb a některé ARM), procesor je stále v režimu THUMB ARM Cortex M3 používá sadu Thumb 2 bez přepínání, je tedy stále v režimu Thumb- 2 a případný pokus o přepnutí do režimu instrukcí ARM (32 bitových) vyvolá chybu, proto musí být při požadavku skoku vždy nejnižší bit adresy A 0 = 1 16 bitové instrukce Thumb omezené možnosti např. ve vzdálenosti adresy pro skok,. možnost Unified Assembler Language (UAL) společná syntaxe pro ARM a Thumb instrukce. Kód psaný s použitím UAL může být přeložen do ARM nebo Thumb instrukcí. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 6
7 ARM historie, Cortex M- 3 Firma ARM úprava architektury pro potřeby embedded microcontrolérů Architektura v7m, z ní vychází jádro ARM Cortex M3 Instrukční sada ARM v7m využívá instrukce THUMB a část instrukcí ARM zakódované do jediné sady instrukcí - THUMB-2 obsahuje instrukce zakódované do 16 i do 32 bitů Heslo ISA Instruction Set Architecture architektura mající danou sadu instrukcí - obecnější pojem - poněkud širší rozsah míněných procesorů Architektura ARM v7m Cortex, (M značí microcontroller) Doplněn řadič přerušení NVIC Nested Vectored Interrupt Controller () A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 7
8 Instrukční sada THUMB-2 ARM CORTEX- M3, instrukční sada pouze Thumb- 2 obsahuje původní Thumb 16 bitové, doplněné 32 bitovými inst. nepodporuje sadu ARM Thumb efektivnější využití pam. programu, (také zrychlení při čtení z FLASH, čtení 32 bitů dvě instrukce, vysvětlení později) Srovnání uložení instrukčních kódů ARM, THUMB a THUMB- 2 A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 8
9 Cortex-M3 ARMv7-M Architecture Thumb-2 only Fully programmable in C 3-stage pipeline von Neumann architecture (z hlediska log. členění adr. prostoru) Optional MPU AHB-Lite bus interface Fixed memory map interrupts Configurable priority levels Non-Maskable Interrupt support Debug and Sleep control Serial wire or JTAG debug Optional ETM Cortex M3 Total 60k* Gates A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 9
10 Jádro ARM Cortex M3 Firma ARM - nevyrábí vlastní procesory, pouze návrh jádra, ARM Cortex- M3 - definováno: vlastní jádro CPU řadič přerušení rozložení v adresním prostoru (kde je SRAM interní, externí, kde vnitřní sběrnice) spolupráce s rozhraním pro ladění (debug) JTAG, SWD Výrobci individuálně doplňují paměti a různé periferie přístupné v daném adresním prostoru více na A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 10
11 Procesory s jádrem ARM, kódování instrukce Architektura ARM, postupný vývoj ARMv x Architektura ARM instrukce kódování 32 bitové Kódování instrukcí ve strojovém kódu ARM je pouze v jednom slovu 32 bitů, procesor načte kompletní kód instrukce naráz Za kódem instrukce ARM nenásledují další informace o datech či adrese skoku (jako to je např. u procesoru 8051 jedno, dvou, tří bajtové instrukce,signálových procesorů ADSP Blackfin a dalších) Všechny informace jsou součástí instrukčního kódu Instrukce operuje s jedním nebo více registry, V jedné instrukci je pouze jediný přístup k datům v paměti (není instrukce, kde by se dva operandy načítaly z paměti, nebo kde by se operand četl z paměti a do paměti by se ukládal) A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 11
12 Registry ARM Cortex M3 - R0 R12 obecné,32 - bitové registry Dolní registry (low reg.) R0 R7 přístupné všemi instrucemi s přístupem k registrům. Horní registry (high reg.) R8 R12 přístup pouze 32 bitovými instrukcemi s přístupem k registrům R13 ukazatel zásobníku R14 Link registr (uložení návrat. adresy) R15- čítač adres A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 12
13 Registry R13 až R15 u ARM Cortex-M3 Stack pointer Registr R13 -Stack Pointer (SP) ukazatel zásobníku. R13 dvě formy: hlavní SP (SP main) procesní SR (SP_process) Link register Registr R14 je užíván při volání podprogramů (subroutine Link Register - LR). Do LR se uloží návratová adresa z PC při instrukci při vykonání instrukcí Branch an Link (BL) or Branch and Link with Exchange (BLX). LR je využit také při návratu z obsluhy výjimky (exception return). R14 možno obsluhovat jako obecný registr Programový čítač (Program counter - PC) registr R15 Bit [0] je vždy, takže instrukce jsou zarovnány na hranice slova (4 Byte) nebo poloviční slova (2 Byte). Stavový reg. programu (Program Status Registers xpsr) stavových registr příznaků (Flags) A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 13
14 Adresní prostor ARM- CORTEX M3. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 14
15 Procesory s jádrem ARM, instrukce skoku Dotaz? jak se řeší skoky, když adresní prostor je 32- bitový a současně se má celá instrukce kompletně zakódovat do 32 bitů? Skoky (kde je informace o cíli skoku součástí instrukčního kódu) jsou relativní (skok o danou vzdálenost dopředu, či dozadu tato vzdálenost je součástí instruk. kódu) vzhledem k aktuální adrese právě čteného instrukčního kódu Relativní skoky omezený rozsah skoku ( omezená vzdálenost ) Dotaz? jak se řeší delší skoky, když adresní prostor je 32- bitový a současně se má celá instrukce kompletně zakódovat do 32 bitů? Skok s větším rozsahem adresy (na větší vzdálenost ) s využitím adresy předem uložené v registru (32 bitů) (Pozn.: u ARM Cortex M3 musí být nejnižší bit adr. skoku uložené v registru = 1) Důvod nejnižší bit adresy A0 = 1 signalizuje činnost v režimu Thumb) A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 15
16 Využití bloku Barrel shifter V instrukcích ARM možno pro zadání přímé konstanty (, která je součástí instrukce) využít její posunutí blokem Barrel shifter Operand 1 Operand 2 Barrel shifter 8 bit. hodnota 5 bit. hod. posunu (příp. reg.) ALU 5 bity posun doprava až 0x11111 (31 dec) nejvyšší bit výsledek A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 16
17 Příklad použití systému sběrnic AMBA, firmy ARM AHB High performance Bus- rychlá sběrnice, přenos paměť- procesor APB Heripheral Bus pomalejší sběrnice pro přenos- procesor periferie (pomalejší, ale nižší odběr, možnost dalšího zpomalení použitím nižší frekvence hod. signálu pro APB Prostřednictvím sběrnic připojeny další bloky mikrořadiče v konkrétní implementaci High Bandwidth External Memory Interface High Performance ARM processor High-bandwidth on-chip RAM AHB DMA Bus Master High Performance Pipelined Burst Support Multiple Bus Masters APB Bridge APB UART Timer Keypad PIO Low Power Non-pipelined Simple Interface A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 17
18 Příklad mikrořadiče s jádrem ARM Cortex-M3 Mikrořadičmicrocontroller STM32F103 jádro ARM Cortex-M3 Sběrnice AHB, APB dle standardu ARM Firemní implementace doplnění pamětí SRAM, FLASH řadič přímého přístupu do paměti -DMA (Direc Memory Access) perieferie, brány, čítače,.. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 18
19 STM32F10x s jádrem ARM Cortex-M3, vnitřní sběrnice I- bus čtení instrukční kód D - bus čtení Data Harwardská architektura - načítání kódu instrukce I (FLASH) a dat D (SRAM) Možnost čtení dat z paměti FLASH- můstek D- bus- Flash Bus Matrix - přepínání sběrnic, možnost několika současně běžících přenosů ( analogie mimoúrovňová křižovaka víceůrovńová Např. čtení instrukce z FLASH do proc., současně přenos z GPIO přes APB na AHP s pomocí řadiče DMA do SRAM) Řadič DMA (Direct Memory Access) pro rychlé přenosy dat bez účasti procesoru A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 19
20 Paměť FLASH v mikrořadičích s jádrem ARM Paměti FLASH omezená rychlost přístupu (např. doba v STM32F10x - 35 ns) Běh procesorového jádra STM32F10x až na 72 MHz (perioda cca 14 ns) Doba přístupu k FLASH delší, než perioda hod. signálu procesoru (Vyšší typy STM32F407 až 168 MHz) Jádro - rychlejší než paměť FLASH Jak řešit rozpor? Řešení - zařazení wait cyklů počkat ječte jeden cyklus hod. sig. - zpomalení běhu Zvýšení toku paralelní čtení inst. kódu a konstant z FLASH Načtení 2x 64 bitů = 128 bitů (obdobně např. i implementace jádra ARM7TDMI v LPC2148 firma NXP) - akcelerace prefetch,). Důsledek program běží nejrychleji bez skokův přímé linii. Skoky zpomalují běh programu. 64 bit Použití par.načítání z pam. FLASH (Analogie nestačím podávat kostky (po jedné kostce) z jedné palety Řešení naberu najednou a podávám po dvou? Ale- požadavek podávat nejednou z jiné palety ( skok ) to nachystané zahodím - časová ztráta než naberu první nové dvě z jiné palety) čtení 32 bit čtení 32 bit 32 bit A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 20
21 Akcelerátor pro čtení paměti FLASH, STM32F10x Jádro - rychlejší než paměť FLASH Akcelerace prefetch, načítání z FLASH paralelně). (Inst. kód Thumb - 2 je 32 bitů, Thumb je 16 bitů), obdobné řešení i ostatní výrobci implementace jádra ARM7, ARM. Cortex-M3 Skokem- ztrácí se výhoda tohoto řešení, A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 21
22 ARM Cortex Processors (v7) ARM Cortex-A family (v7-a): Applications processors for full OS and 3 rd party applications ARM Cortex-R family (v7-r): Embedded processors for real-time signal processing, control applications ARM Cortex-M family (v7-m): Microcontroller-oriented processors for MCU and SoC applications (MCU Microcontroller unit- mikrořadič) (SoC System on a Chip) Pozn. ARM Cortex M0 - je architektura ARM V6M Cortex-A8 Cortex-R4 Cortex -M3 x1-4 Cortex-M GHz x1-4 Cortex-A9 Cortex-A15 x1-4 Cortex-A5 1-2 R Heron Cortex-M4 SC300 Cortex-M0 12k gates... A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 22
23 Srovnání jader architektury ARM Cortex v7a, v7r a v7m A- Aplikační, R Real time, M - Microcontroller Cortex-A8 Architecture v7a MMU AXI VFP & NEON support Cortex-R4 Architecture v7r MPU (optional) AXI Dual Issue Cortex-M3 Architecture v7m MPU (optional) AHB Lite & APB A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 23
24 Procesory ARM Cortex - M0 Pro další zjednodušení procesorového jádra vyvinuta architektura ARM V6M, Procesor ARM Cortex M0 Snaha (z hlediska ceny) pokrýt aplikační oblasti, kde se zatím používají 8- bit. up Využívá 16 bitové instrukce THUMB (kódování instrukcí je pouze do 16 bitů) Procesor je 32- bitový, data a všechny registry jsou 32 bitové Zjednodušený návrh ( hradel), jednodušší řešení sběrnic, V jádře definován řadič přerušení Doplnění jádra ARM Cortex M0 pamětí FLASH, pamětí RAM, periferiemi mikrořadič Trend- integrovat mikrořadič s jádrem ARM Cortex M0 do system on chip MEMS senzory, akcelerometr, gyroskop,.. ARM Cortex M0, doplnění pro zpracování dat, nadřazenému systému předávání pouze výsledků Očekávání bude řada čipů s Cortex M0 v automotive aplikacích Opět- implementace jádra Cortex-M0 v mikrořadičích řadou výrobců (Ti, Freescale, NXP, ST,..) Levné procesory, ceny i pod 1 Euro (podle velikosti paměti a obsahu periferií) A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 24
25 Architektura ARM v6m, ARM v7m Architektura ARM V7 obecně, V7M- úprava M značí Microcontroller instrukční sada THUMB -2 A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 25
26 Přehled architektur ARM Cortex A. aplikační, práce typicky s vnější pamětí programu, obvykle SDRAM s kapacitou 0,5 Gbyte, 1 GByte a větší (viz. tabledy, mobilní telefony,..) Použití operačního systému, Linux, Android,.. A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 26
27 Perspektivy práce a použití procesorů s jádrem ARM Procesory- mikrořadiče s jádrem ARM Cortex Výhoda- použití jádra řadou výrobců, široké spektrum variant podle velikosti paměti FLADF, SRAM, Varianty s podporou připojení externí dynamické paměti SDRAM, možnost operačního systému Možnost přechodu z procesoru na procesor- přenos SW- s jistými modifikacemi Možnost škálování- podle rostoucího nároku, volit v aplikaci procesor. Nástroj- IDE firmy Keil Překladač, simulátor, testovací- volná (a omezená) verze Vývojové kity STM32 xdiscovery ceny 200 až 500 Kč, podle varianty více na Obsahují i ladicí rozhraní s SWD A3B38MMP 2015, J. Fischer, kat. měření, ČVUT-FEL Praha 27
Procesory s jádrem ARM
Procesory s jádrem ARM Materiál je určen jako pomocný materiál pouze pro studenty zapsané v předmětu: A4M38AVS A4M38AVS, 2014, J. Fischer, kat. měření, ČVUT - FEL, Praha 1 ARM - historie ARM - RISC procesory
VíceA4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL. Přednáška 1. 2011, kat. měření, ČVUT - FEL, Praha J. Fischer
Přednáška 1 2011, kat. měření, ČVUT - FEL, Praha J. Fischer 1 Náplň HW návrh vestavěných systémů, komponenty a jejich využití, procesor jako součástka Logické obvody a jejich vlastnosti z hlediska spolupráce
VíceNáplň přednášky 1. Vestavěný systém Výrobci technických řešení Mikrokontroléry ARM NXP Kinetis KL25Z Rapid prototyping Laboratorní vývojová platforma
4 Přednáška 1 Náplň přednášky 1 Vestavěný systém Výrobci technických řešení Mikrokontroléry ARM NXP Kinetis KL25Z Rapid prototyping Laboratorní vývojová platforma 5 www.vsb.cz Vestavěný řídicí systém Anglicky:
VíceMiroslav Tichý, tic136
Miroslav Tichý, tic136 32bitová mikroprocesorová architektura typu RISC(Reduced Instruction Set Computer) mobilním odvětví - smartphony, PDA, přenosné herní konzole, kalkulačky apod. Důvod: nízké vyzařované
VícePřednáška 1 A4B38NVS - Návrh vestavěných systémů. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer
Přednáška 1 A4B38NVS - Návrh vestavěných systémů 2015, kat. měření, ČVUT - FEL, Praha J. Fischer Grafický podkladový materiál k přednášce A4B38NVS Studium tohoto materiálu nenahrazuje účast na přednášce,
VíceRozhraní mikrořadiče, SPI, IIC bus,..
Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška A3B38MMP 2013 kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2013, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Rozhraní SPI Rozhraní SPI ( Serial Peripheral
VícePROCESOR. Typy procesorů
PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně
VícePřednáška 1 A4B38NVS - Návrh vestavěných systémů 2015, kat. měření, ČVUT - FEL, Praha. J. Fischer. Grafický podkladový materiál k přednášce A4B38NVS
Přednáška 1 A4B38NVS - Návrh vestavěných systémů 2015, kat. měření, ČVUT - FEL, Praha J. Fischer Grafický podkladový materiál k přednášce A4B38NVS Studium tohoto materiálu nenahrazuje účast na přednášce,
VíceArchitektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
VícePřednáška 2 A4B38NVS - Návrh vestavěných systémů 2014, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1
Přednáška 2 A4B38NVS - Návrh vestavěných systémů 2014, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1 Modifikace bitů slova v SRAM nebo výstupní brány Funkce
VíceRISC a CISC architektura
RISC a CISC architektura = dva rozdílné přístupy ke konstrukci CPU CISC (Complex Instruction Set Computer) vývojově starší přístup: pomoci konstrukci překladače z VPP co nejpodobnějšími instrukcemi s příkazy
VíceFREESCALE KOMUNIKAČNÍ PROCESORY
FREESCALE KOMUNIKAČNÍ PROCESORY 1 Trocha historie: Freescale Semiconductor, Inc. byla založena v roce 2004 v Austinu v Texasu jako samostatná společnost, jelikož po více jak 50 byla součástí Motoroly.
VícePřednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer
Přednáška A3B38MMP Bloky mikropočítače vestavné aplikace, dohlížecí obvody 2015, kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2015, J.Fischer, kat. měření, ČVUT - FEL Praha 1 Hlavní bloky procesoru
VíceVestavné systémy BI-VES Přednáška 10
Vestavné systémy BI-VES Přednáška 10 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011 ZS2010/11 Evropský
VíceKubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
VíceMSP 430F1611. Jiří Kašpar. Charakteristika
MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže
VíceA4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL. Rozhraní mikrořadiče, SPI, IIC bus,.. A438NVS, kat. měření, ČVUT - FEL, Praha. J.
Rozhraní mikrořadiče, SPI, IIC bus,.. A438NVS, kat. měření, ČVUT - FEL, Praha J. Fischer 1 Náplň přednášky Druhá část. přednášky 12 Sériové rozhraní SPI, Sériové rozhraní IIC A4B38NVS, 2011, kat. měření,
VíceProcesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
VíceTechnické prostředky počítačové techniky
Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení
VíceVážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího
VíceMikrokontroléry I. Mikrokontroléry od Atmel (Attiny, Atmega, AVR)
Mikrokontroléry I. Mikrokontroléry od Atmel (Attiny, Atmega, AVR) Mikrokontroléry ATMEL Vývojové prostředí AVR Studio Vývojové prostředí Win. AVR Vývojové prostředí BASCOM AVR Universalne vývojové prostředí
VíceRozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12)
Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12) A438NVS, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1 Náplň přednášky Sériová rozhraní rozhraní
VíceArchitektury CISC a RISC, uplatnění v personálních počítačích
Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur
VíceA3B38MMP Mikroprocesory v přístrojové technice
A3B38MMP Mikroprocesory v přístrojové technice Předmět místo, termíny A3B38MMP, katedra měření, ČVUT FEL Vyučující: přednášky: doc. Ing. Jan Fischer, CSc., úterý 16.15 hod. míst. 205 cvičení: Ing. Ján
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceČinnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
VícePedstavení procesor s architekturou ARM
Pedstavení procesor s architekturou ARM Referát Pokroilé architektury poíta Jan Bartošek bar712 Úvodem AT91SAM (tj. AT91 Smart ARM-based Microcontrollers) od spolenosti Atmel je 32bitová ada RISC mikroprocesor
VíceDalší aspekty architektur CISC a RISC Aktuálnost obsahu registru
Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat
VícePřednáška 1 A4B38NVS - Návrh vestavěných systémů 2013, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2013, J.Fischer, kat. měření, ČVUT - FEL 1
Přednáška 1 A4B38NVS - Návrh vestavěných systémů 2013, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2013, J.Fischer, kat. měření, ČVUT - FEL 1 Představení, kontakty Jan Fischer, kat. měření, míst.
VíceProcesor z pohledu programátora
Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér
VíceTEMPO průmyslový panelový počítač
TEMPO průmyslový panelový počítač ELSACO, Jaselská 177, 280 00 Kolín, CZ http://www.elsaco.cz mail: elsaco@elsaco.cz stručné představení struktura toku informací v technologických sítích prezentace dat
VíceVýkonnostní srovnání DSP Jak optimalizovat výběr procesoru. Analog Devices, Texas Instruments Freescale
A0M38SPP - Singálová procesory v praxi - přednáška 1 2 Digitální signálový procesor (DSP) význam tohoto pojmu Základní architektura procesorů, hlavní rysy Základní rozdělení/třídění DSP Typické aplikace
VíceMaturitní témata - PRT 4M
Maturitní témata - PRT 4M ústní zkouška profilové části Maturita - školní rok 2015/2016 1. Architektura mikrořadičů a PC 2. Popis mikrořadičů řady 51 3. Zobrazovací jednotky 4. Řadiče Atmel 5. Hradlová
VíceCílem této kapitoly je seznámit s parametry a moduly stavebnice NXT. Obr. 1: Brick s moduly [3]
2. Popis robota NXT Cílem této kapitoly je seznámit s parametry a moduly stavebnice NXT. Klíčové pojmy: Stavebnice, moduly, CPU, firmware, komunikace, brick. Nejdůležitější součástkou stavebnice je kostka
VíceArchitektura procesoru ARM
Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6
VíceÚvod do architektur personálních počítačů
Úvod do architektur personálních počítačů 1 Cíl přednášky Popsat principy proudového zpracování informace. Popsat principy zřetězeného zpracování instrukcí. Zabývat se způsoby uplatnění tohoto principu
VícePřednáška - Čítače. 2013, kat. měření, ČVUT - FEL, Praha J. Fischer. A3B38MMP, 2013, J.Fischer, ČVUT - FEL, kat. měření 1
Přednáška - Čítače 2013, kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2013, J.Fischer, ČVUT - FEL, kat. měření 1 Náplň přednášky Čítače v MCU forma, principy činnosti A3B38MMP, 2013, J.Fischer,
VíceStruktura a architektura počítačů (BI-SAP) 7
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VícePaměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)
Paměti EEPROM (1) EEPROM Electrically EPROM Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a později z nich informace vymazat
VícePřednáška , kat. měření, ČVUT - FEL, Praha J. Fischer. A4B38NVS, 2012, J.Fischer, kat. měření,, ČVUT - FEL 1
Přednáška 10 2012, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2012, J.Fischer, kat. měření,, ČVUT - FEL 1 Náplň přednášky Čítače v MCU forma, principy činnosti A4B38NVS, 2012, J.Fischer, kat.
VíceHW počítače co se nalézá uvnitř počítačové skříně
ZVT HW počítače co se nalézá uvnitř počítačové skříně HW vybavení PC Hardware Vnitřní (uvnitř počítačové skříně) Vnější ( ) Základní HW základní jednotka + zobrazovací zařízení + klávesnice + (myš) Vnější
VíceProcesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru
Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction
VíceFPGA + mikroprocesorové jádro:
Úvod: V tomto dokumentu je stručný popis programovatelných obvodů od firmy ALTERA www.altera.com, které umožňují realizovat číslicové systémy s procesorem v jenom programovatelném integrovaném obvodu (SOPC
VíceEvropský sociální fond Praha & EU: Investujeme do vaší budoucnosti
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 9 SYSTÉMOVÝ NÁVRH, IP-CORES doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze
VíceProcesory pro vestavné aplikace přehled
Procesory pro vestavné aplikace přehled v. 2013 A4M38AVS ČVUT- FEL, katedra měření, A4M38AVS, 2013, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Mikroprocesory pro vestavné aplikace rysy Široké spektrum
VícePohled do nitra mikroprocesoru Josef Horálek
Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická
VíceArchitekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )
Vysoká škola báňská Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Führer Ondřej, FUH002 1. AVR procesory obecně
VíceHelenOS ARM port. Pavel Jančík Michal Kebrt Petr Štěpán
HelenOS ARM port Pavel Jančík Michal Kebrt Petr Štěpán HelenOS experimentální operační systém (MFF) multiplatformní microkernel amd64, ia32, ia32xen, ia64, mips32, ppc32, ppc64, sparc64 plánování správa
VíceMikrořadiče společnosti Atmel
Mikrořadiče společnosti Atmel Společnost Atmel je významným výrobcem mikrořadičů (MCU) na trhu. Svou produkci v této oblasti člení do čtyř větších skupin: mikrořadiče pro bezdrátové technologie, architekturu
VíceAlgoritmizace a programování
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
VíceRozhraní mikrořadiče, SPI, IIC bus,..
Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 14 - X38MIP -2009, kat. měření, ČVUT - FEL, Praha J. Fischer 1 Rozhraní SPI Rozhraní SPI ( Serial Peripheral Interface) - původ firma Motorola SPI není typ
VícePokročilé architektury počítačů
Pokročilé architektury počítačů Architektura paměťového a periferního podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Motivace
VíceMikrořadiče fy ATMEL
Mikrořadiče fy ATMEL Struktura mikrořadičů fy ATMEL progresivní typy AVR je navržena tak, aby co nejvíce vyhovovala i překladačům vyšších programovacích jazyků, zejména široce používaného jazyka C. Optimalizované
VíceParalelní systémy. SIMD jeden tok instrukcí + více toků dat jedním programem je zpracováváno více různých souborů dat
Paralelní systémy Paralelním systémem rozumíme takový systém, který paralelně zpracovává více samostatných úloh nebo zpracování určité úlohy automaticky rozdělí do menších částí a paralelně je zpracovává.
VíceStrojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
VíceÚvod do mobilní robotiky AIL028
md at robotika.cz http://robotika.cz/guide/umor07/cs 11. října 2007 1 Definice Historie Charakteristiky 2 MCU (microcontroller unit) ATmega8 Programování Blikání LEDkou 3 Kdo s kým Seriový port (UART)
VíceMikrořadiče pro přístrojovou techniku
Mikrořadiče pro přístrojovou techniku Doc. Jan Fischer Katedra měření ČVUT v Praze, FEL Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti 1 Oblast zájmu předmětu Mikroprocesory v přístrojové
VícePřednáška 1,2. A4B38NVS Návrh vestavěných systémů,2012, J. Fischer, katedra měření, ČVUT - FEL, Praha
Přednáška 1,2 A4B38NVS Návrh vestavěných systémů,2012, J. Fischer, katedra měření, ČVUT - FEL, Praha A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1 Informace Toto je grafický a heslovitý podkladový
VíceProcesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1
Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,
VíceIntel 80486 (2) Intel 80486 (1) Intel 80486 (3) Intel 80486 (4) Intel 80486 (6) Intel 80486 (5) Nezřetězené zpracování instrukcí:
Intel 80486 (1) Vyroben v roce 1989 Prodáván pod oficiálním názvem 80486DX Plně 32bitový procesor Na svém čipu má integrován: - zmodernizovaný procesor 80386 - numerický koprocesor 80387 - L1 (interní)
VíceMikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
VíceCharakteristika dalších verzí procesorů v PC
Charakteristika dalších verzí procesorů v PC 1 Cíl přednášky Poukázat na principy tvorby architektur nových verzí personálních počítačů. Prezentovat aktuální pojmy. 2 Úvod Zvyšování výkonu cestou paralelizace
VíceZákladní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VícePaměti. Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2013
Paměti Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2013 A3B38MMP, 2013, J. Fischer, ČVUT - FEL, Praha, kat. měření 1 Paměti - základní pojmy
VíceObvody a architektura počítačů. Jednoprocesorové počítače
Obvody a architektura počítačů Jednoprocesorové počítače Josef Voltr, 2013 Modulární sestava počítače s jedním procesorem Postup činnosti počítače 1. procesor vyšle adresu pamětové buňky 2. paměť vyšle
VíceMikroprocesory pro vest. aplikace, Sběrnice, vstupy, výstupy Přednáška , kat. měření, ČVUT - FEL, Praha J. Fischer
Mikroprocesory pro vest. aplikace, Sběrnice, vstupy, výstupy Přednáška 12 2012, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1 Náplň přednášky Rekapitulace
VícePřednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
Vícea co je operační systém?
a co je operační systém? Funkce vylepšení HW sjednocení různosti zařízení ulehčení programování (např. časové závislosti) přiblížení k potřebám aplikací o soubory namísto diskových bloků o více procesorů
VíceÚvod do mobilní robotiky NAIL028
md at robotika.cz http://robotika.cz/guide/umor08/cs 6. října 2008 1 2 Kdo s kým Seriový port (UART) I2C CAN BUS Podpora jednočipu Jednočip... prostě jenom dráty, čti byte/bit, piš byte/bit moduly : podpora
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
VíceMicrochip. PICmicro Microcontrollers
Microchip PICmicro Microcontrollers 8-bit 16-bit dspic Digital Signal Controllers Analog & Interface Products Serial EEPROMS Battery Management Radio Frequency Device KEELOQ Authentication Products Návrh
VíceSběrnice PCI, PCI-X, PCI Express
Sběrnice PCI, PCI-X, PCI Express Přehled PCI, PCI-X Meze paralelních sběrnic. Důvody pro zavedení vysokorychlostních sériových protokolů do systémových sběrnic. Vlastnosti sběrnice PCI Express. Zobecnění
VíceZákladní uspořádání pamětí MCU
Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou
VíceV 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a
1 Počítače CISC a RISC V dnešní době se ustálilo dělení počítačů do dvou základních kategorií podle typu použitého procesoru: CISC - počítač se složitým souborem instrukcí (Complex Instruction Set Computer)
VíceCílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry.
Paměti Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry. Klíčové pojmy: paměť, RAM, rozdělení pamětí, ROM, vnitřní paměť, vnější paměť. Úvod Operační paměť
VíceProfilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VíceKoncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.
p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru
VíceVYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ ÚSTAV RADIOELEKTRONIKY FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF
VíceJiøí Hrbáèek MIKROØADIÈE PIC16CXX a vývojový kit PICSTART Kniha poskytuje ètenáøi základní informace o mikroøadièích øady PIC 16CXX, jejich vlastnostech a použití tak, aby je mohl využít pøi vlastních
VíceOperační paměti počítačů PC
Operační paměti počítačů PC Dynamické paměti RAM operační č paměť je realizována čipy dynamických pamětí RAM DRAM informace uchovávána jako náboj na kondenzátoru nutnost náboj pravidelně obnovovat (refresh)
VícePojem architektura je převzat z jiného oboru lidské činnosti, než počítače.
1 Architektura počítačů Pojem architektura je převzat z jiného oboru lidské činnosti, než počítače. Neurčuje jednoznačné definice, schémata či principy. Hovoří o tom, že počítač se skládá z měnších částí
Více2 Hardware a operační systémy
Operační systémy 2 Hardware a operační systémy Obsah: 2.1 Procesor CPU, 2.1.1 Zpracování instrukcí, 2.1.2 Zvyšování výkonu CPU, 2.1.3 Režimy CPU, 2.2 Paměť, 2.2.1 Cache, 2.3 Vstupně výstupní zařízení,
Více6. Procesory jiných firem... 1
6. Procesory jiných firem. Obsah 6. Procesory jiných firem.... 1 6.1. Acron RISC Machine (ARM)... 1 6.1.1. Charakteristika procesoru ARM... 2 6.1.2. Architektura procesoru ARM... 3 6.1.3. Specifika procesoru
VíceRozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12) A4B38NVS, kat. měření, ČVUT - FEL, Praha. J. Fischer
Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12) A4B38NVS, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Náplň přednášky Sériová rozhraní
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceMODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE
MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE Soběslav Valach UAMT FEEC VUT Brno, Kolejní 2906/4, 612 00 Brno, valach@feec.vutbr.cz Abstract: Článek popisuje základní
VíceIntel 80286. Procesor a jeho konstrukce. Vývojové typy, činnost procesoru
Procesor a jeho konstrukce. Vývojové typy, činnost procesoru První obvod nazvaný mikroprocesor uvedla na trh firma Intel v roce 1970. Šlo o 4bitový procesor Intel 4004. V roce 1972 byl MCS8 prvním 8bitovým
VícePrincipy činnosti sběrnic
Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami sběrnic. Zařadit konkrétní typy sběrnic do vývojových etap výpočetních systémů. Ukázat, jak jsou tyto principy
VíceMikroprocesory ARM zánik či naopak znovuzrození desktopu?
Mikroprocesory ARM zánik či naopak znovuzrození desktopu? 1 Red Hat CZ 2 Obsah přednášky Základní informace o mikroprocesorech ARM Stručná historie architektury ARM Rodiny mikroprocesorů
VícePaměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš
Paměťové prvky ITP Technika personálních počítačů Zdeněk Kotásek Marcela Šimková Pavel Bartoš Vysoké učení technické v Brně, Fakulta informačních technologií v Brně Božetěchova 2, 612 66 Brno Osnova Typy
VíceSYSTÉMY NAČIPU MI-SOC
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti SYSTÉMY NAČIPU MI-SOC doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová
VíceZákladní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.
Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící
VíceFASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor
FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní
VíceStruktura a architektura počítačů (BI-SAP) 1
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 1 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VíceOptika v počítačovém vidění MPOV
Optika v počítačovém vidění MPOV Rozvrh přednášky: 1. A/D převod 2. zpracování obrazu 3. rozhraní kamer 4. další související zařízení 5. motivace - aplikace Princip pořízení a zpracování obrazu Shoda mezi
VíceFVZ K13138-TACR-V004-G-TRIGGER_BOX
TriggerBox Souhrn hlavních funkcí Synchronizace přes Ethernetový protokol IEEE 1588 v2 PTP Automatické určení možnosti, zda SyncCore zastává roli PTP master nebo PTP slave dle mechanizmů standardu PTP
VíceZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14
ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv
VíceMiroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni
Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni Hierarchire pamětí Miroslav Flídr Počítačové systémy LS 2006-2/21- Západočeská univerzita
VíceVážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího
VíceSystém přerušení. Algoritmizace a programování. Struktura počítače - pokračování. Systémová struktura počítače pokrač.
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
Více