Kryptoanalýza šifry PRESENT pomocí rekonfigurovatelného hardware COPACOBANA
|
|
- Radka Lišková
- před 8 lety
- Počet zobrazení:
Transkript
1 Kryptoanalýza šifry PRESENT pomocí rekonfigurovatelného hardware COPACOBANA Jan Pospíšil, Martin Novotný, Katedra číslicového návrhu Fakulta informačních technologíı České vysoké učení technické v Praze 24. listopadu 2011 Moderní elektronické součástky, Brno
2 COPACOBANA Cost-Optimized Parallel COde Breaker výpočetní server - paralelní pole HW: Christian-Albrechts University Kiel, Německo SW: Ruhr-University Bochum, Německo další vývoj a prodej: SciEngines GmbH, Německo (nyní RIVYERA s 256 Spartan 6)
3 Schéma Fig. 1. Architecture of COPACOBANA Host PC Module 1 Module LAN Controller Card 2 2 Slot Select Chip Select Address Read/Write Address Decoder Data Address Decoder
4 Co umí prolomit šifry DES, Hitag-2, GSM komunikaci DES: cca 65 mld. kĺıčů / sekundu všech 2 56 kĺıčů za 13 dnů pomoci při prolomení KeeLoq zvládat dobře paralelizovatelný problém zvládat problém bez náročné komunikace používat hrubou (výpočetní) sílu
5 Naše verze paralelní pole 120 (Spartan ) 64 bitová datová sběrnice ethernet rozhraní PC komunikační knihovna v Javě
6 Lightweight šifry malá spotřeba malá plocha čipu využití např. pro RFID, dálkové ovladače např. KeeLoq, Hitag, Mifare, PRESENT většina dnes komerčně používaných má známé slabiny!
7 Šifra PRESENT symetrická bloková, 64 bitů data, 80 (128) bitů kĺıč 31 rund, SPN generateroundkeys() (substitution-permutation for i = 1 to 31 do network) addroundkey(state,k i) sboxlayer(state) player(state) akademická end foršifra, CHES 2007 addroundkey(state,k (Německo, Dánsko, Francie) 32) HW optimální implementace plaintext sboxlayer player. sboxlayer player ciphertext addroundkey addroundkey Fig. 1. A top-level algorithmic description of present. key register update. update
8 Útoky hrubou silou známe otevřený a šifrový text a hledáme kĺıč využívají velkou výpočetní sílu není nutné pochopení a analýza principu šifry primárně nehledají chyby ani slabá místa základní typy brute-force - vše vypočítáme lookup table - vše známe kompromis: TMTO - time-memory trade-off
9 P 0 64 TMTO 2 fáze - pamět čas offline - předpočítání dat (nutno uložit) online - samotný útok (nutno spočítat) řetězce základní metoda, Hellman 1980 stejná modifikační funkce Rainbow Tables různá modifikační funkce v každém kroku složitější online fáze, ale méně přístupů do paměti K DES C i-1 modification K DES i encrypting encrypting C i modification K i-1 i+1 function function 56 unit unit 64 56
10 Provedené práce měření parametrů COPACOBANy simulační model implementace 3 designů ve VHDL brute-force Rainbow Tables offline fáze Rainbow Tables online fáze napsání ovládacího programu v Javě
11 Architektura COPACOBANA PC Java program LAN řadič VHDL návrh VHDL návrh VHDL návrh VHDL návrh v každém stejný návrh - podprostory řešení komunikaci inicializuje PC řízení celého útoku v PC - distribuce práce
12 PRESENT jádro v 31 rund + buffer pipeline 32 maximální frekvence: 227 MHz 2 jednotky v 29 Gbit/s Xilinx ISE pro syntézu i PAR testbench ve VHDL, verifikace v ModelSim
13 Brute-force návrh 2 jádra PRESENT v přidělen podprostor řešení OT kĺıče generovány čítačem čítač klíč PRESENT výsledek porovnán se známým šifrovým textem šifrový text =? pipeline zpoždění (šifra, komparátor)
14 Rainbow Tables návrh Offline začátek PRESENT modifikační funkce FIFO OT krok 2 jádra PRESENT v přidělen podprostor řešení - začátky řetezců výsledky střádány ve FIFO a vyčítány PC (tvorba tabulky)
15 Rainbow Tables návrh Online OT PRESENT modifikační funkce FIFO první krok ŠT krok jen 1 PRESENT jádro v přidělen podprostor řešení - počáteční kroky výsledky střádány ve FIFO a vyčítány PC (hledání v tabulce)
16 Implementační výsledky Brute-force využití : 87% maximální frekvence: 105 MHz pracovní frekvence: 100 MHz rychlost na celé COPACOBANě: 24 mld. kĺıčů / sekundu doba výpočtu všech kĺıčů: 1,6 mil. let
17 Implementační výsledky Rainbow Tables - offline (délka řetězce 2 27 kroků) využití : 86% maximální frekvence: 105 MHz pracovní frekvence: 100 MHz rychlost na celé COPACOBANě: 179 řetězců / sekundu doba výpočtu všech řetězců: 1,6 mil. let objem vygenerovaných dat: 128 PB
18 Implementační výsledky Rainbow Tables - online (délka řetězce 2 27 kroků) využití : 51% maximální frekvence: 105 MHz pracovní frekvence: 100 MHz doba nalezení kĺıče: 9 dnů počet přístupů do tabulky (vyhledávání): 134 mil.
19 Výsledky - Rainbow Tables Objem dat a doba online fáze v závislosti na logaritmu délky řetězce 1e CLW ideal 1e Time log [years] normal mode e-005 burst mode e e+010 1e+015 Memory log [GB]
20 Závěr Zanalyzovali jsme stroj COPACOBANA a změřili charakteristiky jeho komunikačních kanálů. Implementovali jsme útok hrubou silou brute-force a úspěšně jej odzkoušeli na HW. Implementovali jsme TMTO útok Rainbow Tables a úspěšně jej odzkoušeli na HW. Zhodnotili jsme možnosti implementovaných útoků a vyvodili z nich, že šifru PRESENT lze považovat za bezpečnou vzhledem k těmto útokům.
21
Řadiče periferií pro vývojovou desku Spartan3E Starter Kit Jaroslav Stejskal, Jiří Svozil, Leoš Kafka, Jiří Kadlec. leos.kafka@utia.cas.
Technická zpráva Řadiče periferií pro vývojovou desku Spartan3E Starter Kit Jaroslav Stejskal, Jiří Svozil, Leoš Kafka, Jiří Kadlec leos.kafka@utia.cas.cz Obsah 1. Úvod... 2 2. Popis modulů... 2 2.1 LCD...
Více. Bezpečnost mobilních telefonů. David Machač
. Bezpečnost mobilních telefonů úvod do kryptologie... David Machač.. FJFI ČVUT v Praze David Machač (FJFI ČVUT v Praze) Bezpečnost mobilních telefonů 1 / 14 NMT Nordic Mobile Telephony, 1981 analogová
VíceSemestrální práce z předmětu Speciální číslicové systémy X31SCS
Semestrální práce z předmětu Speciální číslicové systémy X31SCS Katedra obvodů DSP16411 ZPRACOVAL: Roman Holubec Školní rok: 2006/2007 Úvod DSP16411 patří do rodiny DSP16411 rozšiřuje DSP16410 o vyšší
VíceMěřicí systémy. Obsah. Systémy složené z autonomních měřicích přístrojů a modulů Sériová rozhraní. Sériová rozhraní - pokračování 1
Literatura: Měřicí systémy Haasz,V.-Roztočil,J.-Novák,J.: Číslicové měřicí systémy.vydavatelství ČVUT, Praha 2000. Obsah Úvod Systémy složené z autonomních přístrojů a modulů Seriová rozhraní Paralelní
VícePokročilé architektury počítačů
Pokročilé architektury počítačů Architektura paměťového a periferního podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Motivace
VíceFPGA + mikroprocesorové jádro:
Úvod: V tomto dokumentu je stručný popis programovatelných obvodů od firmy ALTERA www.altera.com, které umožňují realizovat číslicové systémy s procesorem v jenom programovatelném integrovaném obvodu (SOPC
VíceOperační systémy. Přednáška 8: Správa paměti II
Operační systémy Přednáška 8: Správa paměti II 1 Jednoduché stránkování Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné
VíceZákladní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VícePROCESOR. Typy procesorů
PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně
VíceOperační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit
Jednoduché stránkování Operační systémy Přednáška 8: Správa paměti II Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné velikosti
VíceProfilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VíceCíle. Teoretický úvod
Předmět Ú Úloha č. 7 BIO - igitální obvody Ú mikroelektroniky Sekvenční logika návrh asynchronních a synchronních binárních čítačů, výhody a nevýhody, využití Student Cíle Funkce čítačů a použití v digitálních
VíceProfilová část maturitní zkoušky 2015/2016
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VíceÚvod do architektur personálních počítačů
Úvod do architektur personálních počítačů 1 Cíl přednášky Popsat principy proudového zpracování informace. Popsat principy zřetězeného zpracování instrukcí. Zabývat se způsoby uplatnění tohoto principu
VíceŠifrová ochrana informací věk počítačů PS5-1
Bezpečnost informací BI Ing. Jindřich Kodl, CSc. Šifrová ochrana informací věk počítačů PS5-1 1 Osnova šifrová ochrana využívající výpočetní techniku např. Feistelova šifra; symetrické a asymetrické šifry;
VíceZákladní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VícePřednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VíceRoman Výtisk, VYT027
Roman Výtisk, VYT027 Ohlédnutí za architekturou AMD K8 Představení architektury procesoru AMD K10 Přínos Struktura cache IMC, HyperTransport sběrnice Použitá literatura Ohlášení x86-64 architektury 5.
VíceNávrh. číslicových obvodů
Návrh číslicových obvodů SW Aritmetika HW Periférie CPU function AddSub(a,b,s); var c; a b k k a+b mpx c if (s==1) c=a+b; else c=a-b; a-b return c; End; PAMĚŤ s Princip: univerzální stroj Výhoda: univerzalita
VíceZprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit
Zprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit Technická zpráva - FI - VG20102015006-2011 03 Ing. Filip Orság, Ph.D. Fakulta informačních technologií, Vysoké učení technické v Brně
VíceArchitektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
VíceSYSTÉMY NAČIPU MI-SOC
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti SYSTÉMY NAČIPU MI-SOC doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová
VíceŠifrování Kafková Petra Kryptografie Věda o tvorbě šifer (z řečtiny: kryptós = skrytý, gráphein = psát) Kryptoanalýza Věda o prolamování/luštění šifer Kryptologie Věda o šifrování obecné označení pro kryptografii
VíceSystémy pro měření, diagnostiku a testování prototypů II. Odůvodnění vymezení technických podmínek podle 156 odst. 1 písm. c) ZVZ
Název veřejné zakázky: Systémy pro měření, diagnostiku a testování prototypů II. Odůvodnění vymezení technických podmínek podle 156 odst. 1 písm. c) ZVZ Technická podmínka: Odůvodnění Zaškolení obsluhy:
VíceTechnická specifikace ČÁST 1. Místo plnění: PČR Kriminalistický ústav Praha, Bartolomějská 10, Praha 1
Technická specifikace ČÁST 1 Název veřejné zakázky ČÁST 1 Technologická obměna a doplnění informačními technologiemi HW- Část 1 Termín a místo plnění Termín plnění od vybraní subjektu a uzavření smlouvy
Více1. Seznamte se s výukovou platformou FITkit (http://merlin.fit.vutbr.cz/fitkit/).
Zadání: Fakulta informačních technologií VUT v Brně Ústav počítačových systémů Technika personálních počítačů, cvičení ITP FITkit Řízení 7mi-segmentového displeje Úloha č. 3. 1. Seznamte se s výukovou
VíceZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14
ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv
VíceOperační paměti počítačů PC
Operační paměti počítačů PC Dynamické paměti RAM operační č paměť je realizována čipy dynamických pamětí RAM DRAM informace uchovávána jako náboj na kondenzátoru nutnost náboj pravidelně obnovovat (refresh)
VíceProcesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
VícePřednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
VíceMikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
VíceFASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor
FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní
VícePřednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VíceEvropský sociální fond Praha & EU: Investujeme do vaší budoucnosti
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 9 SYSTÉMOVÝ NÁVRH, IP-CORES doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze
VíceTechnická zpráva. Zpracování akustických signálů pomocí FPGA. stejskal@utia.cas.cz. Revize Datum Autor Popis změn v dokumentu
Technická zpráva Zpracování akustických signálů pomocí FPGA Jaroslav Stejskal stejskal@utia.cas.cz Obsah 1. Úvod... 2 2. Obecný popis aplikace... 2 2.1 Příklad HW řešení systému Audio Processor... 3 2.2
VíceVÝVOJ ŘÍDICÍCH ALGORITMŮ HYDRAULICKÝCH POHONŮ S VYUŽITÍM SIGNÁLOVÉHO PROCESORU DSPACE
VÝVOJ ŘÍDICÍCH ALGORITMŮ HYDRAULICKÝCH POHONŮ S VYUŽITÍM SIGNÁLOVÉHO PROCESORU DSPACE Přednáška na semináři CAHP v Praze 4.9.2013 Prof. Ing. Petr Noskievič, CSc. Ing. Miroslav Mahdal, Ph.D. Katedra automatizační
Více2.1 Obecné parametry 2.1.1 Obecné parametry Rack serveru
. Obecné parametry.. Obecné parametry Rack serveru Redundantní napájecí zdroje v počtu a výkonu odpovídajícímu specifikovanému řešení. Redundantní ventilátory v počtu odpovídajícímu specifikovanému řešení
VíceBezpečnostní mechanismy
Hardwarové prostředky kontroly přístupu osob Bezpečnostní mechanismy Identifikační karty informace umožňující identifikaci uživatele PIN Personal Identification Number úroveň oprávnění informace o povolených
VíceArchitekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )
Vysoká škola báňská Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Führer Ondřej, FUH002 1. AVR procesory obecně
VíceČíslo projektu: CZ.1.07/1.5.00/34.0290. III/2 Inovace a zkvalitnění výuky prostřednictvím ICT. Zdeněk Dostál Ročník: 1. Hardware.
Zlepšení podmínek pro vzdělávání na středních školách Operačního programu Vzdělávání pro konkurenceschopnost Název a adresa školy: Integrovaná střední škola Cheb, Obrněné brigády 6, 350 11 Cheb Číslo projektu:
Vícekryptosystémy obecně další zajímavé substituční šifry klíčové hospodářství kryptografická pravidla Hillova šifra Vernamova šifra Knižní šifra
kryptosystémy obecně klíčové hospodářství klíč K, prostor klíčů T K kryptografická pravidla další zajímavé substituční šifry Hillova šifra Vernamova šifra Knižní šifra klíč K různě dlouhá posloupnost znaků
VícePortfolio úložišť WD pro datová centra Kapacitní úložiště prošlo vývojem
Kapacitní úložiště, které posune váš výkon k inovacím. WD a logo WD jsou registrované ochranné známky společnosti Western Digital Technologies, Inc. v USA a dalších zemích; WD Ae, WD Re+, WD Re, WD Se,
VícePaměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)
Paměti EEPROM (1) EEPROM Electrically EPROM Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a později z nich informace vymazat
Více... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu
Předmět Ústav Úloha č. 10 BDIO - Digitální obvody Ústav mikroelektroniky Komplexní příklad - návrh řídicí logiky pro jednoduchý nápojový automat, kombinační + sekvenční logika (stavové automaty) Student
VíceMetody návrhu systémů na bázi FPGA
Metody návrhu systémů na bázi FPGA Úvod Ve třetím dílu série článků o programovatelných logických obvodech bude nastíněna metodika návrhu systémů realizovaných právě pomocí FPGA. Současně budou zmíněny
VíceEvropský sociální fond Praha & EU: Investujeme do vaší budoucnosti
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 8 SÍTĚ NAČIPU (NOC) doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana
VíceZáklady informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2
Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy
VíceFVZ K13138-TACR-V004-G-TRIGGER_BOX
TriggerBox Souhrn hlavních funkcí Synchronizace přes Ethernetový protokol IEEE 1588 v2 PTP Automatické určení možnosti, zda SyncCore zastává roli PTP master nebo PTP slave dle mechanizmů standardu PTP
VícePostranními kanály k tajemství čipových karet
SIX Research Centre Vysoké učení technické v Brně martinasek@feec.vutbr.cz crypto.utko.feec.vutbr.cz Kryptoanaly za postrannı mi kana ly Proudova analy za Pr edstavenı U vod Crypto Research Group, Vysoke
VíceData Encryption Standard (DES)
Data Encryption Standard (DES) Andrew Kozlík KA MFF UK Šifra DES DES je bloková šifra, P = C = {0, 1} 64 Klíče mají délku 64 bitů, ale jen 56 bitů je účinných: K = { b {0, 1} 64 8 i=1 b i+8n 1 (mod 2),
VíceOperační systémy. Správa paměti (SP) Požadavky na SP. Spojování a zavedení programu. Spojování programu (linking) Zavádění programu (loading)
Správa paměti (SP) Operační systémy Přednáška 7: Správa paměti I Memory Management Unit (MMU) hardware umístěný na CPU čipu např. překládá logické adresy na fyzické adresy, Memory Manager software, který
VíceGenerátor libovolných průběhů Agilent Technologies 33 220A
kmitočtové pásmo DC až 20 MHz jeden kanál vzorkování AWG - 50MS/s vertikální rozlišení - 14 bit barevný displej délka slova AWG - 64 000 bodů rozhraní USB, LAN, GPIB software Intui Link Agilent Generátor
VícePřednáška. Správa paměti I. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Správa paměti I. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VíceIntegrovaná střední škola, Sokolnice 496
Integrovaná střední škola, Sokolnice 496 Název projektu: Moderní škola Registrační číslo: CZ.1.07/1.5.00/34.0467 Název klíčové aktivity: III/2 - Inovace a zkvalitnění výuky prostřednictvím ICT Kód výstupu:
VíceJ.Breier, M.Vančo, J.Ďaďo, M.Klement, J.Michelfeit, Masarykova univerzita Fakulta informatiky
Analýza postranních kanálů (kryptoanalýza hardvérových zařízení) J.Breier, M.Vančo, J.Ďaďo, M.Klement, J.Michelfeit, M.Moráček, J.Kusák, J.Hreško Masarykova univerzita Fakulta informatiky 6.5.2010 Klasifikace
Vícearchitektura mostů severní / jižní most (angl. north / south bridge) 1. Čipové sady s architekturou severního / jižního mostu
Čipová sada Čipová sada (chipset) je hlavní logický integrovaný obvod základní desky. Jeho úkolem je řídit komunikaci mezi procesorem a ostatními zařízeními a obvody. V obvodech čipové sady jsou integrovány
VíceProstředí pro výuku vývoje PCI ovladačů do operačního systému GNU/Linux
KONTAKT 2011 Prostředí pro výuku vývoje PCI ovladačů do operačního systému GNU/Linux Autor: Rostislav Lisový (lisovy@gmail.com) Vedoucí: Ing. Pavel Píša, Ph.D. (pisa@cmp.felk.cvut.cz) Katedra řídicí techniky
VíceSystémy pro sběr a přenos dat
Systémy pro sběr a přenos dat Centralizované SPD VME, VXI Compact PCI, PXI, PXI Express Sběrnice VME 16/32/64 bitová paralelní sběrnice pro průmyslové aplikace Počátky v roce 1981 neustále se vyvíjí původní
VíceUživatelská příručka TF-3239D/ TF-3239DL. Adaptér pro Fast Ethernet 10/100M s rozhraním PCI. Rev:1.0.0 7106500688
Uživatelská příručka TF-3239D/ TF-3239DL Adaptér pro Fast Ethernet 10/100M s rozhraním PCI Rev:1.0.0 7106500688 AUTORSKÁ PRÁVA A OBCHODNÍ ZNÁMKY Technické parametry se mohou bez upozornění změnit. je registrovaná
VíceG R A F I C K É K A R T Y
G R A F I C K É K A R T Y Grafická karta nebo také videoadaptér je součást počítače, která se stará o grafický výstup na monitor, TV obrazovku či jinou zobrazovací jednotku. Režimy grafických karet TEXTOVÝ
Více8. RSA, kryptografie s veřejným klíčem. doc. Ing. Róbert Lórencz, CSc.
Bezpečnost 8. RSA, kryptografie s veřejným klíčem doc. Ing. Róbert Lórencz, CSc. České vysoké učení technické v Praze Fakulta informačních technologií Katedra počítačových systémů Příprava studijních programů
VíceGymnázium a Střední odborná škola, Rokycany, Mládežníků 1115
Gymnázium a Střední odborná škola, Rokycany, Mládežníků 1115 Číslo projektu: Číslo šablony: 3 CZ.1.07/1.5.00/34.0410 Název materiálu: Ročník: Identifikace materiálu: Jméno autora: Předmět: Tématický celek:
VícePaměťový podsystém počítače
Paměťový podsystém počítače typy pamětových systémů počítače virtuální paměť stránkování segmentace rychlá vyrovnávací paměť 30.1.2013 O. Novák: CIE6 1 Organizace paměťového systému počítače Paměťová hierarchie...
VíceIntel 80486 (2) Intel 80486 (1) Intel 80486 (3) Intel 80486 (4) Intel 80486 (6) Intel 80486 (5) Nezřetězené zpracování instrukcí:
Intel 80486 (1) Vyroben v roce 1989 Prodáván pod oficiálním názvem 80486DX Plně 32bitový procesor Na svém čipu má integrován: - zmodernizovaný procesor 80386 - numerický koprocesor 80387 - L1 (interní)
VíceReferát (pokročilé architektury počítačů)
Referát (pokročilé architektury počítačů) Představení architektury procesoru AMD K10 Roman Výtisk, VYT027 1 AMD K8 Nejprve bych zmínil, co této architektuře předcházelo a co tato architektura přinesla
VíceKarel Kohout 18. května 2010
Karel (karel.kohout@centrum.cz) 18. května 2010 1 2 3 4 Hašovací funkce = Message-Digest algorithm 5, vychází z MD4 (podobně jako SHA-1), autor prof. Ronald Rivest (RSA) Řetězec livobovolné délky na řetězec
VíceMODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE
MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE Soběslav Valach UAMT FEEC VUT Brno, Kolejní 2906/4, 612 00 Brno, valach@feec.vutbr.cz Abstract: Článek popisuje základní
VíceUKRY - Symetrické blokové šifry
UKRY - Symetrické blokové šifry Martin Franěk (frankiesek@gmail.com) Fakulta jaderná a fyzikálně inženýrská, ČVUT Praha 18. 3. 2013 Obsah 1 Typy šifer Typy šifer 2 Operační mody Operační mody 3 Přiklady
VíceI. Dalšívnitřní paměti
BI-JPO (Jednotky počítače) I. Dalšívnitřní paměti c doc. Ing. Alois Pluháček, CSc. 2010 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální
VíceLoad Balancer. RNDr. Václav Petříček. Lukáš Hlůže Václav Nidrle Přemysl Volf Stanislav Živný
Load Balancer RNDr. Václav Petříček Lukáš Hlůže Václav Nidrle Přemysl Volf Stanislav Živný 1.4.2005 Co je Load Balancer Nástroj pro zvýšení výkonnosti serverů Virtuální server skrývající farmu skutečných
VíceSPARTAN - 3 Xilinx FPGA Device
SPARTAN - 3 Xilinx FPGA Device 1. Úvod: 1.2V řada SPARTAN-3 navazuje na úspěch předchozí řady: SPARTAN-IIE. Od architektury SPARTAN-IIE se liší v počtu systémových hradel a logických buněk, velikosti RAM,
VíceTEMPO průmyslový panelový počítač
TEMPO průmyslový panelový počítač ELSACO, Jaselská 177, 280 00 Kolín, CZ http://www.elsaco.cz mail: elsaco@elsaco.cz stručné představení struktura toku informací v technologických sítích prezentace dat
VícePřevodník Ethernet ARINC 429
Převodník Ethernet ARINC 429 Bakalářská práce Tomáš Levora ČVUT FEL levortom@fel.cvut.cz Tomáš Levora (ČVUT FEL) Převodník Ethernet ARINC 429 levortom@fel.cvut.cz 1 / 25 Zadání Převádět data ze sběrnice
VícePK Design. MB-S2-150-PQ208 v1.4. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (11. 6. 03)
MB-S2-150-PQ208 v1.4 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (11. 6. 03) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
VíceZálohovací zařízení pro repozitář jazykových dat a digitálního materiálu pro jazykový výzkum
Příloha č. 2 Zadávací dokumentace Technické specifikace část I. Zálohovací zařízení pro repozitář jazykových dat a digitálního materiálu pro jazykový výzkum Jedná se o dodávku technického vybavení pro
VíceModerní nástroje pro vývoj elektronických řídicích jednotek
Moderní nástroje pro vývoj elektronických řídicích jednotek Jiří Sehnal Humusoft spol. s r.o. sehnal@humusoft.com EVV 2008 Automobilová elektronika Brno, 17. - 18. 6. 2008 Jiří Sehnal, Humusoft spol. s
VíceNadpis. Nadpis 2. Božetěchova 2, 612 66 Brno jmeno@fit.vutbr.cz. ihenzl@fit.vutbr.cz
Nadpis 1 Nadpis 2 Čipové Nadpis karty 3 Jméno Martin Příjmení Henzl VysokéVysoké učení technické učení technické v Brně,vFakulta Brně, Fakulta informačních informačních technologií technologií v Brně Božetěchova
VíceOperační systémy. Přednáška 7: Správa paměti I
Operační systémy Přednáška 7: Správa paměti I 1 Správa paměti (SP) Memory Management Unit (MMU) hardware umístěný na CPU čipu např. překládá logické adresy na fyzické adresy, Memory Manager software, který
VíceForenzní analytická jednotka - technická specifikace (9 ks)
Technická specifikace ČÁST 1 Název veřejné zakázky ČÁST 1 Technologická obměna a doplnění informačními technologiemi HW- Část 1 Termín a místo plnění Termín plnění od vybraní subjektu a uzavření smlouvy
VícePoužití programovatelného čítače 8253
Použití programovatelného čítače 8253 Zadání 1) Připojte obvod programovatelný čítač- časovač 8253 k mikropočítači 89C52. Pro čtení bude obvod mapován do prostoru vnější programové (CODE) i datové (XDATA)
VícePředstavení procesorů od firmy Tilera a jejich architektura
VYSOKÁ ŠKOLA BÁŇSKÁ TECHNICKÁ UNIVERZITA OSTRAVA FAKULTA ELEKTROTECHNIKY A INFORMATIKY REFERÁT Z PŘEDMĚTU POKROČILÉ ARCHITEKTURY POČÍTAČŮ Představení procesorů od firmy Tilera a jejich architektura Školní
VícePráce s vysokorychlostní sběrnicí. SPEED-Bus digitální signály
Práce s vysokorychlostní sběrnicí SPEED-Bus digitální signály Práce s vysokorychlostní sběrnicí SPEED-Bus digitální signály Abstrakt SPEED-Bus je vysokorychlostní 32bitová paralelní sběrnice, která je
VíceBezpečnost elektronických platebních systémů
Katedra matematiky, Fakulta jaderná a fyzikálně inženýrská, České vysoké učení technické v Praze Plán Platby kartou na terminálech/bankomaty Platby kartou na webu Internetové bankovnictví Platby kartou
VíceMifare Mifare Mifare Mifare Mifare. Standard 1K/4K. Velikost paměti EEPROM 512bit 1/4 KByte 4KByte 4/8/16 KByte 4-72 KByte
ČIPOVÉ KARTY MIFARE A JEJICH BEZPEČNOST Ing. Radim Pust Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav telekomunikací, Purkyňova 118, 612 00 Brno, Česká republika
VíceOPERAČNÍ PROGRAM PRAHA ADAPTABILITA & EU:
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Ing. Radek Sedláček, Ph.D., katedra měření K13138 Nástroje a metody pro simulaci, tvorba TestBench souborů Speciální interní struktury FPGA
VíceCache paměti (1) Cache paměť: V dnešních počítačích se běžně používají dva, popř. tři druhy cache pamětí:
Cache paměti (1) Cache paměť: rychlá vyrovnávací paměť mezi rychlým zařízením (např. procesor) a pomalejším zařízením (např. operační paměť) vyrobena z obvodů SRAM s přístupovou dobou 1-20 ns V dnešních
VíceSIMATIC S IT. Micro Automation. Promoters Meeting October Představení CP IT SPIDER CONTROL TELESERVIS. TESTOVACÍ server.
SIMATIC S7-200 243-1 2005, Page 1 Program workshopu Začátek: 9.00 GPRS - aplikace pro GPRS, základy - jak nastavit vzdálenou stanici, knihovna instrukcí pro GPRS - jak nastavit server (SINAUT MICRO SC,
VíceLinux a 64 bitů. SUSE Labs. Michal Ludvig Vojtěch Pavlík
1 Linux a 64 bitů Michal Ludvig Vojtěch Pavlík SUSE Labs 02.04.04 Linux a 64 bitů, Michal Ludvig+Vojtěch Pavlík, SUSE Labs, 02.04.04, Strana 1 64 čeho? 2 bitovost procesoru
VíceInformační a komunikační technologie
Informační a komunikační technologie 4. www.isspolygr.cz Vytvořil: Ing. David Adamovský Strana: 1 Škola Integrovaná střední škola polygrafická Ročník Název projektu 1. ročník SOŠ Interaktivní metody zdokonalující
VíceInformační a komunikační technologie
Informační a komunikační technologie 7. www.isspolygr.cz Vytvořil: Ing. David Adamovský Strana: 1 Škola Integrovaná střední škola polygrafická Ročník Název projektu 1. ročník SOŠ Interaktivní metody zdokonalující
Vícepouˇzití USB nebo SPI
Připojení modulů IQRF k platformě Android za pouˇzití USB nebo SPI Bc. Josef Jebavý, http://xeres.cz 25. srpna 2015 Obsah 1 Operační systém Android 2 2 Moˇznosti řešení 2 2.1 USB........................................
VíceArchitektury počítačů
Architektury počítačů skupina Identifyingvýzkumná the Interesting Points in Geometrical Figures of Certain Class Vysoké učení technické v Brně, Fakulta informačních technologií, Božetěchova 2, 612 66 Brno
VíceZřízení technologického centra ORP Dobruška
Příloha č. Technická specifikace. části zakázky: Zřízení technologického centra ORP Dobruška položka číslo Popis blade chassis pro servery: provedení do racku kapacita minimálně 8x dvouprocesorový blade
VíceKontrolní seznam projektu a systémové požadavky Xesar 3.0
Kontrolní seznam projektu a systémové požadavky Xesar 3.0 Obsah 1 Kontrolní seznam k projektu... 1 1.1 Systémové požadavky infrastruktura... 1 1.2 Konfigurace zařízení... 2 1.3 Témata týkající se projektu...
VíceSbě b r ě n r i n ce
Sběrnice Sběrnice paralelní & sériové PCI, PCI-X PCI Express, USB Typ přenosu dat počet vodičů & způsob přenosu interní & externí ISA, PCI, PCI express & USB, FireWare Lokální & universální VL Bus PCI
VícePrezentace platebního systému PAIMA
Prezentace platebního systému PAIMA Ing. Vlastimil Beneš 19.5.2011 SmartCard Forum 2011 1 Obsah prezentace Základní vlastnosti Architektura Proč DESFire Použití SAM Závěr 19.5.2011 SmartCard Forum 2011
VíceCCNA I. 3. Connecting to the Network. CCNA I.: 3. Connecting to the network
CCNA I. 3. Connecting to the Network Základní pojmy Konvergence sítí (telefony, TV, PC, GSM) SOHO (Small Office and Home Office) nabídka a prodej produktů evidence objednávek komunikace se zákazníky zábava
VícePeriferní operace využívající přímý přístup do paměti
Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,
VíceAUTENTIZAČNÍ SERVER CASE BEZPEČNÁ A OVĚŘENÁ IDENTITA
AUTENTIZAČNÍ SERVER CASE BEZPEČNÁ A OVĚŘENÁ IDENTITA SERVER CASE BYL NAVRŽEN JAKO CENTRÁLNÍ AUTENTIZAČNÍ A AUTORIZAČNÍ SYSTÉM. JEHO PRIMÁRNÍM ÚKOLEM JE USNADNIT INTEGRACI SILNÝCH BEZPEČNOSTNÍCH METOD DO
VíceOperační systémy 2. Přednáška číslo 2. Přidělování paměti
Operační systémy 2 Přednáška číslo 2 Přidělování paměti Základní pojmy Paměť = operační paměť paměť, kterou přímo využívají procesory při zpracování instrukcí a dat Funkce modulu přidělování paměti: Sledování
Více