Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

Podobné dokumenty
BDIO - Digitální obvody

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

SEKVENČNÍ LOGICKÉ OBVODY

Sekvenční logické obvody

Registry a čítače část 2

Zvyšování kvality výuky technických oborů

Studium klopných obvodů

Na trh byl uveden v roce 1971 firmou Signetics. Uvádí se, že označení 555 je odvozeno od tří rezistorů s hodnotou 5 kω.

2.9 Čítače Úkol měření:

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Sekvenční logické obvody

Elektronika pro informační technologie (IEL)

1 Zadání. 2 Teoretický úvod. 4. Generátory obdélníkového signálu a MKO

Zvyšování kvality výuky technických oborů


Automatický spouštěč motoru hvězda- trojuhelník Laboratorní cvičení (Předmět - MPSD)

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

Neřízené diodové usměrňovače

BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Logické funkce a obvody, zobrazení výstupů

4. Elektronické logické členy. Elektronické obvody pro logické členy

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Oscilátory. Návod k přípravku pro laboratorní cvičení v předmětu EO.

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Číslicové obvody základní pojmy

Jednofázový měnič střídavého napětí

Sylabus kurzu Elektronika

Schmittův klopný obvod

Typy a použití klopných obvodů

Střední průmyslová škola elektrotechnická a informačních technologií Brno

2-LC: ČÍSLICOVÉ OBVODY

1 Digitální zdroje. 1.1 Převod digitálních úrovní na analogový signál. Cílem cvičení je osvojení práce s digitálními zdroji signálu.

VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno

3. Sekvenční logické obvody

Logické obvody. Přednáška 6. Prof. RNDr. Peter Mikulecký, PhD.

5. A/Č převodník s postupnou aproximací

5. Sekvenční logické obvody

ELEKTRONIKA. Maturitní témata 2018/ L/01 POČÍTAČOVÉ A ZABEZPEČOVACÍ SYSTÉMY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ. Autoři textu: doc. Ing. Jaroslava Orságová, Ph.D. Ing.

Struktura a architektura počítačů (BI-SAP) 4

- + C 2 A B V 1 V 2 - U cc

OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ

VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Maturitní témata oboru: L/01 MECHANIK ELEKTROTECHNIK. Automatizované systémy řízení

Logické obvody 10. Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita Logické obvody - 10 hazardy 1

Manuál přípravku FPGA University Board (FUB)

Zvyšování kvality výuky technických oborů

Konečný automat. Studium chování dynam. Systémů s diskrétním parametrem číslic. Počítae, nervové sys, jazyky...

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Teorie elektronických

1. Navrhněte a prakticky realizujte pomocí odporových a kapacitních dekáda derivační obvod se zadanou časovou konstantu: τ 2 = 320µs

POZNÁMKY K ZADÁNÍ PREZENTACÍ - 17BBEO - TÉMA 2

Cíle. Teoretický úvod

Elektronika pro informační technologie (IEL)

Univerzální watchdog WDT-U2/RS485

Návrh čítače jako automatu

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

MĚŘENÍ HRADLA 1. ZADÁNÍ: 2. POPIS MĚŘENÉHO PŘEDMĚTU: 3. TEORETICKÝ ROZBOR. Poslední změna

Studium tranzistorového zesilovače

Témata profilové maturitní zkoušky

Témata profilové maturitní zkoušky

Kategorie Ž1. Test. U všech výpočtů uvádějte použité vztahy včetně dosazení!

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

LOGICKÉ SYSTÉMY PRO ŘÍZENÍ

Programovatelné relé Easy (Moeller), Logo (Siemens)

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Teoretický úvod: [%] (1)

Struktura a architektura počítačů (BI-SAP) 10

Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Teorie úlohy: Operační zesilovač je elektronický obvod, který se využívá v měřící, výpočetní a regulační technice. Má napěťové zesílení alespoň A u

DUM 11 téma: Klopné obvody výklad

18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry

Zvyšování kvality výuky technických oborů

MART1600: UNIVERZÁLNÍ MODUL PRO ZÁZNAM A REPRODUKCI ZVUKOVÝCH HLÁŠENÍ S VYUŽITÍM OBVODU ŘADY ISD1600B

Operační zesilovač. Úloha A2: Úkoly: Nutné vstupní znalosti: Diagnostika a testování elektronických systémů

Zvyšování kvality výuky technických oborů

MĚŘIČ REAKČNÍ DOBY NA OPTICKÉ PODNĚTY

k DUM 20. pdf ze šablony 1_šablona_automatizační_technika_I 01 tematický okruh sady: logické obvody

Použití programovatelného čítače 8253

Číslicová technika 2. část učební texty (HS - určeno pro potřebu SPŠ Zlín) Str.: - 1 -

L A B O R A T O R N Í C V I Č E N Í

11. Logické analyzátory. 12. Metodika měření s logickým analyzátorem

Zvyšování kvality výuky technických oborů

Nízkofrekvenční (do 1 MHz) Vysokofrekvenční (stovky MHz až jednotky GHz) Generátory cm vln (až desítky GHz)

Seznam témat z předmětu ELEKTRONIKA. povinná zkouška pro obor: L/01 Mechanik elektrotechnik. školní rok 2018/2019

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

Kategorie Ž1. Test. U všech výpočtů uvádějte použité vztahy včetně dosazení!

KOMBINAČNÍ LOGICKÉ OBVODY

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Zvyšování kvality výuky technických oborů

Návrh konstrukce odchovny 2. dil

Střední průmyslová škola elektrotechnická a informačních technologií Brno

Struktura a architektura počítačů (BI-SAP) 3

Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.

Programování. řídících systémů v reálném čase. Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí

Transkript:

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač (Řídící elektronika BREB) Autoři textu: doc. Dr. Ing. Miroslav Patočka doc. Ing. Pavel Vorel, Ph.D Ing. Josef Kadlec červen 2013 epower Inovace výuky elektroenergetiky a silnoproudé elektrotechniky formou e-learningu a rozšíření prakticky orientované výuky OP VK CZ.1.07/2.2.00/15.0158

1.2 Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač Cíle kapitoly: Kapitola seznámí čtenáře s funkcí klopného obvodu D a s jeho některými aplikacemi. V teoretickém úvodu se vrací k definicím a rozdělení logických obvodů. 1.2.1 Teoretický úvod 1) Rozdělení logických obvodů z hlediska funkce Je dobré uvědomit si následující pravidla: Logická funkce může být definována dvěma způsoby: algebraickým logickým výrazem, pravdivostní tabulkou. Logický obvod se vyznačuje tímto uspořádáním: Logický obvod má libovolný počet vstupů (jeden nebo více). Logický obvod může mít ve zvláštním případě pouze jeden výstup. Pak je uspořádán tak, že onen jeden výstup je určen jednou logickou funkcí vstupů (všech nebo pouze některých). Logický obvod může mít v obecném případě několik výstupů. Pak je uspořádán tak, že různé výstupy jsou určeny různými logickými funkcemi těchže vstupů (všech nebo pouze některých). Neboli: logický obvod je popsán tolika na sobě nezávislými logickými funkcemi, kolik má výstupů. Logické obvody lze dělit do dvou základních skupin: Logické obvody kombinační Vyznačují se oběma následujícími vlastnostmi: Nemají zpětnou vazbu. Žádný výstup není přiveden zpětnovazebně na žádný vstup. Nemají vstup hodinového signálu. Stav výstupů není závislý na čase, je závislý pouze na stavu vstupů. Kombinační obvody mohou být realizované dvěma technickými prostředky: Pomocí logických hradel - potřebná logická funkce, jako algebraický výraz, je sestavena z hradel. Pomocí jakékoli pevné paměti ROM (PROM, EPROM,...) - tatáž logická funkce může být definována pravdivostní tabulkou, pevně vypálenou do paměti. Logické obvody sekvenční Vyznačují se alespoň jednou následující vlastností: Mají zpětnou vazbu. Z jednoho nebo více výstupů je přiveden signál na jeden nebo více vstupů. Mají vstup hodinového signálu. Stav výstupů je závislý na čase (tj. na hodinách ). Sekvenční obvody mohou být : Astabilní klopné obvody AKO (oscilátory - definují pevnou délku periody). Monostabilní klopné obvody MKO (definují pevnou délku impulsu).

Bistabilní klopné obvody BKO. Typy: RS, RST, JK, D (D může přepisovat informaci ze vstupu na výstup buďto po dobu trvání úrovně hodinového impulsu, nebo na náběžnou/sestupnou hranu hodin). 2) Jak pracuje klopný obvod typu D Klopný obvod typu D (D-flop) je schematicky znázorněn na Obr. 3.6. Jeho vlastnosti jsou následující: Základní vlastností je paměťová funkce, zapamatovaná informace je k disposici na komplementárních výstupech Q, Q. Přepis informace ze datového vstupu D na výstup Q je řízen hodinovým signálem CL. Existují tři způsoby přepisu: 1) Přepis je umožněn po celou dobu trvání aktivní úrovně hodinového signálu (např po celou dobu log.1). To je velmi nevhodný způsob. Po tuto dobu výstup Q sleduje stav vstupu D (včetně jeho změn = vznik hazardů!). Proto se tento systém prakticky vůbec nepoužívá. 2) Přepis je umožněn pouze v okamžiku sestupné hrany hodin (trojúhelníček u vstupu CL míří ven). 3) Přepis je umožněn pouze v okamžiku náběžné hrany hodin (trojúhelníček u vstupu CL míří dovnitř). Resetovací a nastavovací (setovací) asynchronní vstupy R, S jsou prioritní (dominantní) vůči synchronním vstupům D, CL. Vstupy R, S se chovají vůči výstupům Q, Q zcela stejně, jak je tomu u klopného obvodu typu RS (někdy je aktivní jejich log.0, jindy log.1 - dle konkrétního typu). Aktivujeme-li oba vstupy R, S současně, oba výstupy Q, Q se současně překlopí do log.1 (v tomto stavu se tedy nechovají komplementárně!). Tento stav není nijak škodlivý, je funkčně využitelný a není v žádném případě neurčitý, jak je obvykle zdůrazňováno. Neurčitý je až stav následující, pokud nastane současné uvolnění obou asynchronních vstupů do neaktivního stavu. V tom případě totiž oba výstupy obnoví svoji komplementaritu, ale zcela náhodným, tj. neurčitým, přesněji neurčitelným způsobem. Toto platí o RSflopech zcela obecně, nemusí být součástí D-flopu. Pokud nejsou asynchronní R, S vstupy použity, informace z datového vstupu D se v okamžiku náběžné hrany přepíše na výstup Q a tam setrvává až do příchodu nové hrany hodin. Podle nového aktuálního stavu na vstupu D se informace na výstupu buď zachová nebo změní v opačnou. Zapojíme-li výstup Q zpětnovazebně na vstup D, stane se z D-flopu dělička kmitočtu dvěma. Celý systém funguje díky nepatrnému dopravnímu zpoždění na dráze D - Q. Po dobu zpoždění se totiž stav výstupu Q nestačí změnit, tudíž je zachycen datovým vstupem v okamžiku příchodu hodinové hrany. Sotva je zachycen, po uplynutí dopravního zpoždění se mění na opačný. Výstupní komplementární signály mají přesně střídu 1: 1 a poloviční kmitočet oproti hodinám.

Obr. 3.6: Klopný obvod typu D, reagující na náběžnou hranu hodinového signálu. a) Schematická značka. b) Vnitřní struktura obvodu 7474. 1.2.2 Popis obvodového zapojení úlohy Zapojení úlohy je na Příloze 10. Celá úloha je realizována pomocí CMOS obvodů řady 4000. Napájecí napětí je 15V. Jednotlivé dílčí obvody jsou velmi jednoduché a není třeba vysvětlovat jejich funkci. Kruhový Johnsonův čítač je tříbitový posuvný registr se zpětnou vazbou z posledního sériového výstupu Q do prvního vstupu D. Informace je přepisována (posouvána) stále dokola s každým příchodem hrany hodinového impulsu. Johnsonův čítač musí být vybaven resetovacím obvodem IC3, který při zapnutí napájecího napětí nuluje všechny tři D-flopy po dobu, než se napětí ustálí a rozjede se generátor hodinového kmitočtu. Bez resetu se výstupy všech tří D-flopů po zapnutí překlopí do náhodných stavů, které jsou pak v kruhovém čítači trvale uchovány (posouvají se neustále dokola). 1.2.3 Zadání 1. Zobrazte signál CLK na výstupu oscilátoru s obvodem 4584. Změřte kmitočet a ověřte jej přibližným výpočtem. Propojením svorek A1, A2 připojte kondenzátor C 4. Změřte znovu kmitočet a ověřte výpočtem. 2. Přepněte obě sekce přepínače S2 do polohy ON. Pozorujte činnost děličky dvěma vytvořené z D-klopného obvodu IC1A (4013) (blikání LED diod D 1, D 2 ). Zobrazte dvoukanálově signál CLK a výstupní signál děličky (Q resp. Q na rezistorech R 1, R 2 u diod LED). 3. Přepnutím sekce 1 nebo 2 přepínače S2 do polohy OFF (přivedením log. 1 nebo log. 2 na vstup R nebo S) ověřte dominantní funkci vstupů R a S obvodu 4013. 4. Pozorujte činnost Johnsonova kruhového čítače (blikání tří LED diod). Odpojte zcela napájecí napětí a počkejte do úplného vybití filtračního kondenzátoru C 2. Připojte znovu napájení a sledujte činnost resetovacího monostabilního klopného obvodu 4584 (reset trvá po celou dobu, kdy svítí všechny tři LED diody). 5. Pozorujte činnost klopného obvodu RS realizovaného s obvodem 4011. Ovládejte jej tlačítky S1, S3 a pozorujte příslušné LED diody (červenou a zelenou). Ověřte pomocí žluté diody činnost kombinačního logického obvodu sestaveného z hradel IC4C, IC4D. Z pozorovaných výsledků sestavte pravdivostní tabulku tohoto obvodu. 6. Z pravdivostní tabulky určete kanonický tvar (např. úplnou disjunktivní normální formu) příslušné logické funkce. Porovnejte, zda souhlasí se skutečným zapojením.

Otázka: Jak by bylo možno realizovat kombinační obvod IC4C, IC4D pouze pomocí dvojvstupových hradel NOR?

Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

2.2 Seznam použité literatury [ 1 ] Dostál J.: Operační zesilovače. SNTL, Praha, 1981. [ 2 ] Hanus, S.: Elektronika. Skriptum FE VUT. ES VUT, BRNO, 1991.