Spájanie vstupov a výstupov. Zbernice obojsmerný V/V. Zbernice trojstavový výstup. Pamäť. Procesor. Pamäť n. Pamäť n. Pamäť 2 Pamäť 1.

Podobné dokumenty
Architektura počítačů Logické obvody

Architektura počítačů Logické obvody

SEKVENČNÍ LOGICKÉ OBVODY

SYSTÉMOVÁ METODOLOGIE (VII) Kybernetika. Ak. rok 2011/2012 vbp 1

PROTOKOL O LABORATORNÍM CVIČENÍ

Struktura a architektura počítačů (BI-SAP) 4


PODPORA ELEKTRONICKÝCH FOREM VÝUKY

Příklady popisu základních obvodů ve VHDL

CW01 - Teorie měření a regulace cv. 7.0

Základy digitální techniky

Základy kybernetiky. M. Schlegel ZČU v Plzni, únor, 2002

VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

2.9 Čítače Úkol měření:

Kybernetika. vznikl koncepční rámec kybernetiky

20.z-1.tr ZS 2015/2016

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Struktura a architektura počítačů

Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Bakalářská práce Realizace jednoduchého uzlu RS485 s protokolem MODBUS

LOGICKÉ OBVODY. souèástka se doplòuje na sklad # souèástka na skladì, výprodej Dodací podmínky neoznaèených souèástek sdìlíme na poptávku

CW01 - Teorie měření a regulace

MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY. Systém přerušení. České vysoké učení technické Fakulta elektrotechnická

Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011

ŘADA DELTA. AV předzesilovač - procesor CLASSÉ SSP-800

Koncept pokročilého návrhu ve VHDL. INP - cvičení 2

Logické řízení. Náplň výuky

Microchip. PICmicro Microcontrollers

BDIO - Digitální obvody

Typy a použití klopných obvodů

Systémy pro sběr a přenos dat

CW01 - Teorie měření a regulace cv. 7.0

Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Snížení příkonu MCU. Vybavení pro MCU. Snížení příkonu MCU. Možnosti snížení příkonu

Logické funkce a obvody, zobrazení výstupů

Dispositifs à semiconducteurs. Circuits intégrés. Deuxième partie: Circuits intégrés digitaux

Virtualizace v architekturě počítačů Virtualization in architecture of computers

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ /14

Systém řízení sběrnice

Převodník Ethernet ARINC 429

Struktura a architektura počítačů (BI-SAP) 3

Použití programovatelného čítače 8253

Nikolić Aleksandra Matěj Martin

Pohled do nitra mikroprocesoru Josef Horálek

Cíle. Teoretický úvod

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Registry a čítače část 2

4. Elektronické logické členy. Elektronické obvody pro logické členy

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní

Sekvenční logické obvody

Typy předmětů a pravidla jejich zařazování do studijního plánu

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

5. Sekvenční logické obvody

Automatizace je proces při němž je řídicí funkce člověka nahrazována činností

Kontrolní otázky a okruhy k testu v semestru A4B38NVS (verze r. 2012) Procesory s jádrem ARM Cortex - M3, (V dalším textu dotazy směřují na jádro ARM

mové techniky budov Osnova Základy logického Druhy signálů

Obsah DÍL 1. Předmluva 11

Předmět: IMP ZS 2016/17 Projekt: Ovladač výhybek modelové železnice. Autor: Daniel Čejchan xcejch00

Rozhraní mikrořadiče, SPI, IIC bus,..

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Dřevěné a kovové konstrukce

Principy komunikace s adaptéry periferních zařízení (PZ)

Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru

Instrukční sada pro používání ControlLogix a CompactLogix výňatek

I N V E S T I C E D O R O Z V O J E V Z D Ě L Á V Á N Í. výstup

AS-i ifm electronic Radovan Řeháček AS-Interface


Workswell s.r.o. Praha, Česká republika

MAXIMUM DC INPUT CURRENT NO LOAD CURRENT DRAW OVER LOAD / SHORT CIRCUIT OVER TEMPERATURE HIGH DC INPUT VOLTAGE DC INPUT VOLTAGE, VOLTS

MĚŘENÍ Laboratorní cvičení z měření Měření parametrů logického obvodu část Teoretický rozbor

Kombinační automaty (logické obvody)

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ /14


Struktura a architektura počítačů

INFORMAČNÍ MODEL ČLOVĚKA

Redukcionismus a atomismus

GRAFICKÉ ROZHRANÍ V MATLABU PRO ŘÍZENÍ DIGITÁLNÍHO DETEKTORU PROSTŘEDNICTVÍM RS232 LINKY

Bernard HEUSCH Začleňování výzkumu do vysokého školství. Francouzská zkušenost

Okruhy a kontrolní otázky k testu v semestru A4B38NVS (verze r. 2015) Procesory s jádrem ARM Cortex - M3, (V dalším textu dotazy směřují na jádro ARM

VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno

Modul výkonových spínačů s tranzistory N-FET

Zvyšování kvality výuky technických oborů

Doc. Ing. Daniel Kaminský, CSc. ELCOM, a.s.

VY_32_INOVACE_CTE_2.MA_19_Registry posuvné a kruhové. Střední odborná škola a Střední odborné učiliště, Dubno Ing. Miroslav Krýdl

Sylabus kurzu Elektronika

GSMRELE2 verze Uživatelský návod. Verze 1.01

9/10/2012. Výkonový polovodičový měnič. Výkonový polovodičový měnič obsah prezentace. Výkonový polovodičový měnič. Konstrukce polovodičových měničů

Didaktika odborných předmětů. Úvod

3/ %,1'(& 83'1 &( &3 )XQNFH. + ; ; ; ; / ; ; + ; EH]H]PuQ\

Návrh čítače jako automatu


Přídavný modul modulárního vývojového systému MVS

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Objektová tvorba SW, Analýza požadavků 2006 UOMO 53

Transkript:

Zbernice obojsmerný V/V Zbernice obojsmerný V/V Procesor Pamäť Zbernice trojstavový výstup Zbernice trojstavový výstup Pamäť n Pamäť n Vstupy výstupy Procesor Pamäť 2 Pamäť 1 Vstupy výstupy Procesor Pamäť 2 Pamäť 1 Spájanie vstupov a výstupov Zbernice trojstavový výstup

Zbernice Spätná väzba feedback Otvorená slučka Systém 1 Systém 2 Sekvencné obvody Uzavretá slučka Systém 1 Systém 2 Spätná väzba feedback Spätná väzba feedback Kladná (pozitívna) spätná väzba Záporná (negatívna) spätná väzba regulácia otáčok reakcia na poruchy

Stabilita Kybernetika http://pespmc1.vub.ac.be/ Copyright 1992-2000 Principia Cybernetica. All rights reserved. W. Ross Ashby (6. 9. 1903 15. 11. 1972) W. Ross Ashby (6. 9. 1903 15. 11. 1972) Anglický psychiater a pionier kybernetiky Kybernetické systémy živé aj neživé copyright 2008 The Estate of W. Ross Ashby. All rights are reserved. copyright 2008 The Estate of W. Ross Ashby. All rights are reserved. Norbert Wiener (26.11.1894 18. 3. 1964) copyright 2008 The Estate of W. Ross Ashby. All rights are reserved. Americký matematik a filozof. Stochastické procesy, šumy, komunikačné systémy, riadiace systémy a kybernetika

Kybernetika M. Rozental, P. Judin: Stručný filozofický sloník, SNPL, 1955 Kybernetika (ze starořeckého slova s významem řídící) - reakční pavěda, která vznikla v USA po druhé světové válce a značně se rozšířila i v jiných kapitalistických zemích; forma soudobého mechanicismu. Stoupenci kybernetiky ji definují jako universální vědu o spojích a komunikacích v technice, o živých organismech a o společenském životě, o "všeobecné organisaci" a řízení všech procesů v přírodě a ve společnosti. Kybernetika tak ztotožňuje mechanické, biologické a sociální vzájemné souvislosti a zákonitosti. Kybernetika jako každá mechanistická theorie popírá kvalitativní specifičnost zákonitostí různých forem existence a vývoje hmoty a redukuje je na mechanické zákonitosti. Kybernetika vznikla na základě moderního rozvoje elektroniky, zejména nejnovějších mechanisovaných počítacích strojů, automatiky a telemechaniky. Na rozdíl od starého mechanicismu 17.-18. století nezkoumá kybernetika psychofysiologické a sociální jevy analogicky s nejjednoduššími mechanismy, ale s elektronovými stroji a přístroji; ztotožňuje práci mozku s prací počítacího stroje a společenský život se systémem elektrod a radiokomunikací. Svou podstatou směřuje kybernetika proti materialistické dialektice, proti moderní vědecké fysiologii, kterou založil I. P. Pavlov (viz), a proti marxistickému, vědeckému pojetí zákonů společenského života. Tato mechanistická metafysická pavěda se výtečně snáší s idelalismem ve filosofii, psychologii a sociologii. Spätná väzba v logických obvodoch Kybernetika jasně vyjadřuje jeden z hlavních rysů buržoasního světového názoru, jeho nelidskost a snahu přeměnit pracující v součástku stroje, ve výrobní nástroj a nástroj války. Zároveň je pro kybernetiku charakteristická imperialistická utopie, podle níž má být živý, myslící člověk, jenž bojuje za své zájmy, nahrazen ve výrobě i ve válce strojem. Podněcovatelé nové světové války využívají kybernetiky pro své špinavé praktické zájmy. Pod rouškou propagandy kybernetiky jsou v imperialistických zemích badatelé z nejrůznějších oborů zatahováni do přípravy nových prostředků masového vyhlazování lidí - elektronové, telemechanické a automatické zbraně, jejíž konstrukce a výroba se rozrostly na obrovské odvětví válečného průmyslu kapitalistických zemí. Kybernetika je tedy nejen ideologickou zbraní imperialistické reakce, ale i prostředkem k uskutečňování jejích agresivnich válečných plánů. Oscilátor Oscilátor RS RS

RS NOR Stavový diagram RS NOR stavový diagram RS NOR rozličné formy zápisu RS NAND Synchrónny RS

Synchrónny D Synchrónny D Synchrónny D Synchrónny D Pamäťový register

Pamäťový register 74x373 Posuvný register D0 D7 Data Inputs LE Latch Enable (Active HIGH) CP Clock (Active HIGH going edge) OE Output Enable (Active LOW) O0 O7 Outputs 74HC595 74HC595 DS serial data input QA QH parallell data output /QH serial data output /OE output enable /MR master reset SMCP shift register clock input STCP storage register clock input 74HC595 Delička frekvencie

Binárne počítadlo 74LS193 P0 P3 data input Q0 Q3 data output /PL MR async. Parallell Load async. Master Reset Cup count UP Cdw count DOWN Tup Terminal (carry) UP Tdw Terminal (carry) DOWN 74LS193 74LS193 Stavový diagram Domáca úloha Chcem vedieť viac... Zoberte ľubovoľné 4-ciferné binárne číslo a vydeľte ho 2, potom 4 a napokon 8. Čo dostanete? John F. WAKERLY: Digital design. Stanford University : Prentice Hall, 2006. Vedeli by ste navrhnúť HW deličku 2 n? Jean-Michel BERNARD, Jean HUGON a Robert Le Corvec: Od logických obvodů k mikroprocesorům. SNTL : Praha, 1982