Kryptoanalýza šifry PRESENT pomocí rekonfigurovatelného hardware COPACOBANA

Podobné dokumenty
Řadiče periferií pro vývojovou desku Spartan3E Starter Kit Jaroslav Stejskal, Jiří Svozil, Leoš Kafka, Jiří Kadlec.

. Bezpečnost mobilních telefonů. David Machač

Semestrální práce z předmětu Speciální číslicové systémy X31SCS

Měřicí systémy. Obsah. Systémy složené z autonomních měřicích přístrojů a modulů Sériová rozhraní. Sériová rozhraní - pokračování 1

Pokročilé architektury počítačů

FPGA + mikroprocesorové jádro:

Operační systémy. Přednáška 8: Správa paměti II

Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard

PROCESOR. Typy procesorů

Operační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit

Profilová část maturitní zkoušky 2014/2015

Cíle. Teoretický úvod

Profilová část maturitní zkoušky 2015/2016

Úvod do architektur personálních počítačů

Šifrová ochrana informací věk počítačů PS5-1

Základní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:

Přednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Roman Výtisk, VYT027

Návrh. číslicových obvodů

Zprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit

Architektura počítače

SYSTÉMY NAČIPU MI-SOC


Systémy pro měření, diagnostiku a testování prototypů II. Odůvodnění vymezení technických podmínek podle 156 odst. 1 písm. c) ZVZ

Technická specifikace ČÁST 1. Místo plnění: PČR Kriminalistický ústav Praha, Bartolomějská 10, Praha 1

1. Seznamte se s výukovou platformou FITkit (

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ /14

Operační paměti počítačů PC

Procesor. Procesor FPU ALU. Řadič mikrokód

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Mikrokontroléry. Doplňující text pro POS K. D. 2001

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Technická zpráva. Zpracování akustických signálů pomocí FPGA. Revize Datum Autor Popis změn v dokumentu

VÝVOJ ŘÍDICÍCH ALGORITMŮ HYDRAULICKÝCH POHONŮ S VYUŽITÍM SIGNÁLOVÉHO PROCESORU DSPACE

2.1 Obecné parametry Obecné parametry Rack serveru

Bezpečnostní mechanismy

Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )

Číslo projektu: CZ.1.07/1.5.00/ III/2 Inovace a zkvalitnění výuky prostřednictvím ICT. Zdeněk Dostál Ročník: 1. Hardware.

kryptosystémy obecně další zajímavé substituční šifry klíčové hospodářství kryptografická pravidla Hillova šifra Vernamova šifra Knižní šifra

Portfolio úložišť WD pro datová centra Kapacitní úložiště prošlo vývojem

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Metody návrhu systémů na bázi FPGA

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2

FVZ K13138-TACR-V004-G-TRIGGER_BOX

Postranními kanály k tajemství čipových karet

Data Encryption Standard (DES)

Operační systémy. Správa paměti (SP) Požadavky na SP. Spojování a zavedení programu. Spojování programu (linking) Zavádění programu (loading)

Generátor libovolných průběhů Agilent Technologies A

Přednáška. Správa paměti I. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Integrovaná střední škola, Sokolnice 496

J.Breier, M.Vančo, J.Ďaďo, M.Klement, J.Michelfeit, Masarykova univerzita Fakulta informatiky

architektura mostů severní / jižní most (angl. north / south bridge) 1. Čipové sady s architekturou severního / jižního mostu

Prostředí pro výuku vývoje PCI ovladačů do operačního systému GNU/Linux

Systémy pro sběr a přenos dat

Uživatelská příručka TF-3239D/ TF-3239DL. Adaptér pro Fast Ethernet 10/100M s rozhraním PCI. Rev:

G R A F I C K É K A R T Y

8. RSA, kryptografie s veřejným klíčem. doc. Ing. Róbert Lórencz, CSc.

Gymnázium a Střední odborná škola, Rokycany, Mládežníků 1115

Paměťový podsystém počítače

Intel (2) Intel (1) Intel (3) Intel (4) Intel (6) Intel (5) Nezřetězené zpracování instrukcí:

Referát (pokročilé architektury počítačů)

Karel Kohout 18. května 2010

MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE

UKRY - Symetrické blokové šifry

I. Dalšívnitřní paměti

Load Balancer. RNDr. Václav Petříček. Lukáš Hlůže Václav Nidrle Přemysl Volf Stanislav Živný

SPARTAN - 3 Xilinx FPGA Device

TEMPO průmyslový panelový počítač

Převodník Ethernet ARINC 429

PK Design. MB-S2-150-PQ208 v1.4. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 ( )

Zálohovací zařízení pro repozitář jazykových dat a digitálního materiálu pro jazykový výzkum

Moderní nástroje pro vývoj elektronických řídicích jednotek

Nadpis. Nadpis 2. Božetěchova 2, Brno

Operační systémy. Přednáška 7: Správa paměti I

Forenzní analytická jednotka - technická specifikace (9 ks)

Použití programovatelného čítače 8253

Představení procesorů od firmy Tilera a jejich architektura

Práce s vysokorychlostní sběrnicí. SPEED-Bus digitální signály

Bezpečnost elektronických platebních systémů

Mifare Mifare Mifare Mifare Mifare. Standard 1K/4K. Velikost paměti EEPROM 512bit 1/4 KByte 4KByte 4/8/16 KByte 4-72 KByte

OPERAČNÍ PROGRAM PRAHA ADAPTABILITA & EU:

Cache paměti (1) Cache paměť: V dnešních počítačích se běžně používají dva, popř. tři druhy cache pamětí:

SIMATIC S IT. Micro Automation. Promoters Meeting October Představení CP IT SPIDER CONTROL TELESERVIS. TESTOVACÍ server.

Linux a 64 bitů. SUSE Labs. Michal Ludvig Vojtěch Pavlík

Informační a komunikační technologie

Informační a komunikační technologie

pouˇzití USB nebo SPI

Architektury počítačů

Zřízení technologického centra ORP Dobruška

Kontrolní seznam projektu a systémové požadavky Xesar 3.0

Sbě b r ě n r i n ce

Prezentace platebního systému PAIMA

CCNA I. 3. Connecting to the Network. CCNA I.: 3. Connecting to the network

Periferní operace využívající přímý přístup do paměti

AUTENTIZAČNÍ SERVER CASE BEZPEČNÁ A OVĚŘENÁ IDENTITA

Operační systémy 2. Přednáška číslo 2. Přidělování paměti

Transkript:

Kryptoanalýza šifry PRESENT pomocí rekonfigurovatelného hardware COPACOBANA Jan Pospíšil, pospij17@fit.cvut.cz, Martin Novotný, novotnym@fit.cvut.cz Katedra číslicového návrhu Fakulta informačních technologíı České vysoké učení technické v Praze 24. listopadu 2011 Moderní elektronické součástky, Brno

COPACOBANA Cost-Optimized Parallel COde Breaker výpočetní server - paralelní pole HW: Christian-Albrechts University Kiel, Německo SW: Ruhr-University Bochum, Německo další vývoj a prodej: SciEngines GmbH, Německo (nyní RIVYERA s 256 Spartan 6)

Schéma Fig. 1. Architecture of COPACOBANA Host PC Module 1 Module 20 64 64 LAN Controller Card 2 2 Slot Select Chip Select Address Read/Write Address Decoder Data 64 5 6 1 1 Address Decoder

Co umí prolomit šifry DES, Hitag-2, GSM komunikaci DES: cca 65 mld. kĺıčů / sekundu všech 2 56 kĺıčů za 13 dnů pomoci při prolomení KeeLoq zvládat dobře paralelizovatelný problém zvládat problém bez náročné komunikace používat hrubou (výpočetní) sílu

Naše verze paralelní pole 120 (Spartan-3 1000) 64 bitová datová sběrnice ethernet rozhraní PC komunikační knihovna v Javě

Lightweight šifry malá spotřeba malá plocha čipu využití např. pro RFID, dálkové ovladače např. KeeLoq, Hitag, Mifare, PRESENT většina dnes komerčně používaných má známé slabiny!

Šifra PRESENT symetrická bloková, 64 bitů data, 80 (128) bitů kĺıč 31 rund, SPN generateroundkeys() (substitution-permutation for i = 1 to 31 do network) addroundkey(state,k i) sboxlayer(state) player(state) akademická end foršifra, CHES 2007 addroundkey(state,k (Německo, Dánsko, Francie) 32) HW optimální implementace plaintext sboxlayer player. sboxlayer player ciphertext addroundkey addroundkey Fig. 1. A top-level algorithmic description of present. key register update. update

Útoky hrubou silou známe otevřený a šifrový text a hledáme kĺıč využívají velkou výpočetní sílu není nutné pochopení a analýza principu šifry primárně nehledají chyby ani slabá místa základní typy brute-force - vše vypočítáme lookup table - vše známe kompromis: TMTO - time-memory trade-off

P 0 64 TMTO 2 fáze - pamět čas offline - předpočítání dat (nutno uložit) online - samotný útok (nutno spočítat) řetězce základní metoda, Hellman 1980 stejná modifikační funkce Rainbow Tables různá modifikační funkce v každém kroku složitější online fáze, ale méně přístupů do paměti K DES C i-1 modification K DES i encrypting encrypting C i modification K i-1 i+1 function function 56 unit 64 56 unit 64 56

Provedené práce měření parametrů COPACOBANy simulační model implementace 3 designů ve VHDL brute-force Rainbow Tables offline fáze Rainbow Tables online fáze napsání ovládacího programu v Javě

Architektura COPACOBANA PC Java program LAN řadič VHDL návrh VHDL návrh VHDL návrh VHDL návrh v každém stejný návrh - podprostory řešení komunikaci inicializuje PC řízení celého útoku v PC - distribuce práce

PRESENT jádro v 31 rund + buffer pipeline 32 maximální frekvence: 227 MHz 2 jednotky v 29 Gbit/s Xilinx ISE pro syntézu i PAR testbench ve VHDL, verifikace v ModelSim

Brute-force návrh 2 jádra PRESENT v přidělen podprostor řešení OT kĺıče generovány čítačem čítač klíč PRESENT výsledek porovnán se známým šifrovým textem šifrový text =? pipeline zpoždění (šifra, komparátor)

Rainbow Tables návrh Offline začátek PRESENT modifikační funkce FIFO OT krok 2 jádra PRESENT v přidělen podprostor řešení - začátky řetezců výsledky střádány ve FIFO a vyčítány PC (tvorba tabulky)

Rainbow Tables návrh Online OT PRESENT modifikační funkce FIFO první krok ŠT krok jen 1 PRESENT jádro v přidělen podprostor řešení - počáteční kroky výsledky střádány ve FIFO a vyčítány PC (hledání v tabulce)

Implementační výsledky Brute-force využití : 87% maximální frekvence: 105 MHz pracovní frekvence: 100 MHz rychlost na celé COPACOBANě: 24 mld. kĺıčů / sekundu doba výpočtu všech kĺıčů: 1,6 mil. let

Implementační výsledky Rainbow Tables - offline (délka řetězce 2 27 kroků) využití : 86% maximální frekvence: 105 MHz pracovní frekvence: 100 MHz rychlost na celé COPACOBANě: 179 řetězců / sekundu doba výpočtu všech řetězců: 1,6 mil. let objem vygenerovaných dat: 128 PB

Implementační výsledky Rainbow Tables - online (délka řetězce 2 27 kroků) využití : 51% maximální frekvence: 105 MHz pracovní frekvence: 100 MHz doba nalezení kĺıče: 9 dnů počet přístupů do tabulky (vyhledávání): 134 mil.

Výsledky - Rainbow Tables Objem dat a doba online fáze v závislosti na logaritmu délky řetězce 1e+015 50 CLW ideal 1e+010 40 Time log [years] 100000 1 normal mode 30 29 1e-005 burst mode 22 20 1e-005 1 100000 1e+010 1e+015 Memory log [GB]

Závěr Zanalyzovali jsme stroj COPACOBANA a změřili charakteristiky jeho komunikačních kanálů. Implementovali jsme útok hrubou silou brute-force a úspěšně jej odzkoušeli na HW. Implementovali jsme TMTO útok Rainbow Tables a úspěšně jej odzkoušeli na HW. Zhodnotili jsme možnosti implementovaných útoků a vyvodili z nich, že šifru PRESENT lze považovat za bezpečnou vzhledem k těmto útokům.