Logické obvody, aspekty jejich aplikace ve vestavných systémech

Logické obvody, aspekty jejich aplikace ve vestavných systémech 2015 A4M38AVS Aplikace vestavných systémů J. Fischer, kat. měření, ČVUT - FEL, Praha A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 1

Polovodiče pro logické obvody, silně zjednodušený pohled detaily viz. kniha- Vobecký, Záhlava: Elektronika Polovodičový materiál pro log. obvody - křemík, Si, čtyřmocný 4 elektrony v el. obalu. atomu křemíku A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 2

Polovodič Si Intrinzický polovodič, pouze jeden prvek, čistý materiál, ideální krystalová struktury bez poruch (dislokací) krystalové struktury Vodivost intrinzická vodivost pouze tepelně generovanými páry elektron díra Si Si Si Si Si Si Si Si Si společné valenční elektrony Si A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 3

Polovodič Si Dodání tepelné energie kmity, možnost uvolnění elektronu z elektronového obalu, vznik páru elektron - díra Intrinzická vodivost pouze tepelně generovanými páry elektron - díra elektron při působení vnějšího elektrického pole pohyb ve směru el. pole. Růst intr. vodivosti s teplotou Uspořádaný pohyb elektronů elektrický proud, Díry též pohyb při působení vnějšího el. pole, Si Si díra volný elektron tepelná energie Pohyblivost elektronu - trojnásobná oproti pohyblivosti díry v (Si materiálu) (důsledek vliv na volbu šířky tranzistoru NMOS a PMOS ve struktuře CMOS (PMOS volby 3x širší pro dosažení stejného odporu) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 4

Nevlastní polovodič typu N a P Dotace prvky V nebo III skupiny, zvýšení vodivosti (5 el. v obalu, 3 el. v obalu) nevlastní vodivost, nevlastní polovodič způsobená působením příměsí Polovodič typu N (pátý elektron atomu dopantu vázán slabě k jádru, dodání malé energie možnost uvolnění elektronu, za pokojové teploty atom dopantu volný elektron) Polovodič typu P (3 elektrony v obalu, chybí jeden el. pro kovalentní vazbu, toto místo může zastoupit jiný elektron (analogie hra s chybějící židlí). Pohyb díry Si volný elektron Si díra Si As Si Si B Si Si Si a) b) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 5

Nevlastní polovodič typu N Zvýšení vodivosti polovodiče - zvýšení počtu volných nosičů náboje polovodič typu N, příměsi ze skupiny V (5- mocné, 5 el. v obalu) Dopant - donor - dárce- poskytuje elektron Přidání příměsí - difúzí, iontovou implantací, 4 el. vázané ve struktuře pevně, pátý el. vázán slabě, dodání malé ionizační energie (řádu desítek mev) na uvolnění elektronu Za pokojové teploty - všechny atomy donorů - ionizovány Elektronová vodivost materiálu, nevlastní polovodič typu N Polovodič N - majoritní nosiče - elektrony, minoritní nosiče díry Polovodič N je navenek ale stále elektricky neutrální počet kladně a záporně nabitých částic je shodný Pokud elektron opustí atom donoru vznikne ionizovaný atom donoru - představuje místo kladného fixovaného náboje Vyšší koncentrace volných elektronů - vyšší vodivost Velmi vysoká koncentrace dopantů, degenerovaný polovodič N + A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 6

Nevlastní polovodič typu P Polovodič typu P, příměsi - ze skupiny III (3- mocné, 3 el. v obalu) Dopant - akceptor - příjemce, může přijmout elektron není úplná kovalentní vazba, chybí pro ni elektron Elektron se může přijmout z vedlejšího atomu Si, zde pak chybí elektron ve vazbě- díra se posune, tato díra se takto může pohybovat dále Děrová vodivost, materiál typu P Pohyblivost díry je 1/3 oproti pohyblivosti elektronu - vodivost materiálu typu P je 1/3 oproti typu N při stejné koncentraci volných nosičů Polovodič P - majoritní nosiče - díry, minoritní nosiče - elektrony Polovodič P je ale stále elektricky neutrální, počet kladně a záporně nabitých částic je opět shodný Pohyb díry - Ionizovaný atom akceptoru - představuje místo záporného fixovaného náboje Velmi vysoká koncentrace dopantů akceptorů - degenerovaný polovodič P + A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 7

Přechod PN Polovodiče P a N na sobě difůze elektronů z oblasti N do oblasti P, děr z P do N, rekombinace (difůzní délka - střední dráha nosiče, než rekombinuje ) Vznik chuzené oblasti - bez volných nosičů - elektronů, nebo děr, oblast prostorového náboje (OPN) vyprázdněná oblast, (depletion region) - oblast PN přechodu Po odešlých děrách a elektronech zůstávají ionizované atomy donorů a akceptorů, představují místa fixovaných záporných a kladných nábojů, elektrická dvouvrstva PN přechod - uspořádání i P + na N, nebo N + na P čím vyšší koncentrace dopantů- kratší dif. délka, menší OPN difuze el. a děr ochuzená oblast P N P N A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření elektrická dvouvrstva 8

Dioda s přechodem PN Dioda s přechodem PN, Si materiál, napětí v předním směru, 0,6 až 0,7 V Zapojení diody v propustném směru nutnost překonat působení elektrického -elektrické dvouvrstvy v oblasti přechodu. Průchod elektronů a děr do oblasti přechodu PN, rekombinace. uvolnění energie ve formě tepelné energie. Schottkyho dioda přechod kov polovodič, napětí v předním směru 0, 3 V (příklad Schottkyho diody např.m dioda BAT 46) Závěrný proud Si diody s přechodem PN, roste s teplotou, způsoben tepelnou generací párů elektron díra Problém klidových proudů obvodů CMOS s bateriovým napájením. (též omezení funkce obrazových senzorů CMOS pro dlouhé expozice snímku) Světloemitující dioda LED, zapojení v předním směru působení vnějšího pole napájecí obvod - příchod elektronů a děr do oblasti přechodu PN, rekombinace, uvolnění energie - částečně ve formě optické nebo světlo, částečně ve formě tepelné napětí v předním směru LED přibl. 2 V ( červená LED), zelená vyšší 2 2, 5 V, bílá LED 3 V a více A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 9

Návrh obvodu s diodami Si a LED Návrh- výstupní napětí obvodu, napětí v předním směru LED, volby proudu, výpočet odporu zvoleného rezistoru. Umět výpočet! parametry U F napětí LED v předním směru (červená cca 2V, zelená 2V (+) (pozn. LED nikdy nemá v předním směru napětí U F tak malé, jako Si dioda) up I B U F R K I F + U cc LED Dioda Si jako ochranný prvek proti přepólování, příp. kolizi více zdrojů napájení zapojená do série s napájením - úbytek napětí 0,7 V ( viz schéma desky VL Discovery) dioda antiparalelně při přepólování napájení- zkrat. A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 10

MOS tranzistor s indukovaným kanálem N Substrát, polovodič P, izolant SiO 2, Gate - polykrystalická Si elektroda MOS Tranzistor M - Metal poly Si (dříve i Al), izolant O - Oxid, S- Silicon substrát křemík U G kladné, přitahování elektronů, až počet elektronů přesáhne počet děr, Při U G > U T - prahové napětí, vznik inverzní vrstvy pod G indukovaný kanál n tranzistor NMOS elektrody G- gate, S - Source ( zdroj nosičů!), D Drain ( odvaděč nosičů ), pomocí oblastí N+, kontakt substrát P + poly - Si U G =0 G SiO 2 N + - Si U G > U T G N + - Si substrát P - Si substrát P - Si inverzní oblast indukovaný kanál n A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 11

Tranzistor NMOS s indukovaným kanálem - vlastnosti Napětí mezi elektrodami Gate a Source U GS > U T (prahové napětí - threshold) V log. obvodech - MOS tranzistor jako spínač I DS spínač proti zemi, U G - U GS = U G - 0 > U T, elementární N- MOS invertor U T U GS S -source U GS = U G - U S > U T D - drain U G N + - Si N + - Si + Ucc D U S substrát P - Si U 1 S U 2 A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 12

Tranzistor NMOS jako spínač ve vzorkovači + Ucc G D D S D G U 2 B- sub. S U 1 S Kanál n, elektrony, U S nižší napětí oproti U D, symetrická konstrukce, záměna funkce S a D podle připojeného napětí NMOS jako spínač - vzorkovač U G - U S > U T, pozor U G > U S + U T! Diody tvořené D a S proti substrátu- musí být v záv. směru- substrát zapojit na nejzápornější napětí vyskytující se v obvodu tranzistoru Spínání napětí (-2 V až +2 V), substrát -2V, napětí U G ( -2V vyp, + 5 V zap.) Pro přepínač, vzorkovač - použitelný pouze typ se samostatně vyvedeným substrátem, Pozor - substrátová dioda u všech MOS tranzistorů A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 13

Příklady tranzistorů NMOS Příklad tranzistoru NMOS 3 vývody BS170 vhodné pro spínání proti zemi (analogie výstupu open drain ) Příklad tranzistoru NMOS - 4 vývody, BSS 83, spínací tranzistor drain i source mohou byt na nenulovém potenciálu b substrát (na nejzápornější napětí v obvodu) (vhodný pro multiplexery, vzorkovače) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 14

Příklady tranzistorů NMOS DMOS příklad tranzistor BS170 NMOS Oblast odporová modře proud I DS určen napětím U DS (Ohmův zák). NMOS, PMOS v log. obvodech CMOS provozovány v odporové oblastimalé napětí U DS na sepnutém tranzistoru NMOS, velké U DS na rozepnutém tranzistoru PMOS, a opačně (viz. též dále náhrad. schéma výstupu log. obvodu. CMOS) Oblast saturace červeně, velikost proudu nezávisí na dalším růstu napětí U DS ( jako zdroj proudu I DS řízený napětím U GS ) U log. obvodu CMOS tranzistor ve výst. obvodu přejde do režimu saturace při chybě, např. zkrat výst ve stavu H na GND, zkrat výst. v L na U CC Přímé ovládání DMOS pinem procesoru STM32Fxx omezené napětí 3,3 V na pinu, omezený proud cca 100 ma (viz. charakteristika pro U GS = 3 V) Řešení použít tzv. MOS driver generující zvýšené napětí, nebo v případě impulsního řízení budič s nábojovou pumpou A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 15

Tranzistor PMOS s indukovaným kanálem P jako spínač S -source P + - Si U G D - drain P + - Si S + Ucc S B- sub. D + Ucc U S U 1 D R U 2 G substrát N - Si 0 Kanál P, (nosiče náboje díry), zdroj nosičů source S - na vyšší (kladné) napětí oproti D - drain, Symetrická konstrukce, záměna funkce S a D podle orientace připojeného napětí mezi elektrodami U 1 = Ucc PMOS rozepnut - nevede, U 1 = 0 PMOS sepnut - vede! Diody tvořené D a S proti B -substrátu- musí být v záv. směru- B - zapojit na nejkladnější napětí vyskytující se v obvodu tranzistoru PMOS s kanálem P A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 16

Bipolární tranzistory pro vestavné systémy Tranzistory NPN, PNP, parametry h 21E, ( h FE ), U CB max, U CE max, I Cmax, P max, U BE = typ. 0,7 V napětí na přechodů B- E v propustném směru (jako dioda) Proudový zesilovací činitel h 21E I C = h 21E. I B h 21E u tranz. malých výkonů, I C do 0,5 A typicky 200 300 Parametr h 21E, v katalozích také označen jako h FE, nebo β (beta) (rozptyl hodnot h 21E. třídění do skupin BC 546-2, BC546-3, a jiná označení). Výkonové tranzistory při větších proudech nižší h 21E Tranzistor jako zesilovač převod proud báze I B na proud kolektoru I C Proud emitoru I E = I C + I B I C U 1 R b I B U CE GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 17

Mezní parametry tranzistorů Tranzistor jako zesilovač převod proud báze I b proud kolektoru I c Mezní napěťové parametry U CB max, U CE max, (U EBmax max. napětí přechodu Báze Emitor v závěrném směru (typicky 5 až 7V u většiny tranzistorů) při překročení hrozí průraz přechodu BE Mezní proudové paramtery: I Cmax, max. proud kolektoru I bmax max. proud báze pro nepřekročení správná volba R b Mezní výkonová ztráta P max (výkonová ztráta P = U CE x I C ) Především u výkonových tranzistorů, P max udává, jakou výkonovou ztrátou se tranzistor může zatížit při jeho dostatečném chlazení, konstrukčně chladičem je nutno zajistit chlazení a dostatečný odvod tepla I C U 1 R b I b U CE GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 18

Bipolární tranzistor jako spínač pro vestavné systémy Tranzistor v lineární oblasti nárůst I b způsobí nárůst I c, (zesilovač proud proud) U cc = U RC + U CE = I C x R C + U CE Dosažení meze lineární oblasti I C x R C blíží U cc = I b další nárůst I b nezpůsobí nárůst I C, Dosažení saturace, tranzistor funguje jako spínač se I C + U cc (velikost I C je pak dána pouze vnějším obvodem) Na tranzistoru je malé saturační napětí U CEsat U CEsat desetiny voltu, podle velikosti I C a typu tranz. (0,2 V,.0, 5 V) Výstupní char. NPN BC 546 Ib R C R b U RC U CE GND oblasti saturace kolektoru A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 19

Příklad návrhu spínače ovládaného up STM32F207 Příklad. LED přední napětí U F = 2 V ( podle typu LED) Požadován proud 100 ma, napájení + 5 V, NPN BC637, h FE - volba 50 odhad U CEsat = 0, 5 V I B U F R C I C + U cc LED U cc = U F + U CEsat + I C x R C 5 V= 2 V + 0,5 V + I C x R C volba R C = 25 Ohmů, proud báze min. I B = I C / h FE = 100 / 50= 2 ma (min.) odhad U OH procesoru 3 V (při U CC = 3,3 V) R B = (U OH U BE ) / I B = (3 0, 7) / 0,002 = 1150 Ohmů (max.) R B U CE GND Co se stane, pokud by h FE menší než 50 (např. 40), Proud I C bude = h 21E. I B = 80 ma, Tranzistor - v lineární oblasti (nebude již v saturaci), nárůst U CE, nárůst výkon. ztráty P C = U CE x I C Použití většího proudu I B, než odpovídá výpočtu, Činitel saturace k sat, volíme např. 2. I Bsat = k sat x I B = 4 ma, tedy R B = 570 Ohmů (v řadě je k dispozici 560 Ohmů) (příměr saturace,nákup = odhadovaná spotřeba x k sat, jistá forma předimenzování) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 20

Kontrola návrhu buzení spín. dle par.výstupu STM32F207 Kontrola U OH napětí na pinu generujícího vysokou úroveň H (high) pro buzení tranzistoru proudem 4 ma pro. celkový proud 6 ma bude U OH = U DD 0, 4 V U DD napáj. napětí proc. pro 4 ma bude pokles (lin. aproximace) odhad přibl. U OH = U DD 0, 27 V= 3, 3 0, 27 V = přibl.3 V A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 21

Dolní spínač Low side switch Ovládání napětí pro výkonovou (odporovou) zátěž NPN tranzistor Připnutí spínačem k zemi low side Low side switch také integrované s tepelnou a nadproudovou ochranou výhoda- jednoduchost nevýhoda zátěž je na potenciálu U P (zkrat na zem aktivuje zátěž) R B I B I C U CE GND + U P R L R B I C U CE U 1 I B GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 22

Horní spínač High side switch Ovládání napětí pro výkonovou ( odporovou) zátěž PNP tranzistor Varianta pro napětí zátěže shodné s napájecím napětím procesoru GND up I B R B + U cc = 3,3 V U CE I CE Varianta pro napětí zátěže vyšší než napáj. napětí procesoru I C1 = I B2 volba I B2 dle I L I B2 > I L /h 21E-T2 + U cc = 3,3 V U CC < U L I B2 + U P = 12 V R B2 = (U P U CE1sat U BE2 ) / I B2 R B1 = (U CC U BE1 ) / I C1 U CE1sat saturační napětí sepnutého T 1 Umět - návrh a výpočet prvků obvodu up R B1 I B1 R B2 IL T 1 NPN T 2 PNP U L ~ 11 V R L Zadání,STM32F100, U p. 24 V, proud 1 A A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 23

Výkonové MOS tranzistory pro vest. systémy Ve vestavném systém tranzistor použit nejčastěji jako spínač Výkonové MOS tranzistory pro vestavné systémy spínání větších proudů - ovládání relé, motorků,.. nejčastěji NMOS s indukovaným kanálem, velké kapacity mezi Gate a Drain potřeba větší (dynamické) budicí proudy při spínání, potřeba vložit mezi procesor a tranzistor budič tzv MOS driver. Obvykle nepostačuje malé napětí 3 V z procesoru, potřeba větší napětí,např. 10 V výklad děj při spínání velkého proudu, působení parazitní kapacity, změna napětí U DS působení kapacity C GD, kapacitní proud z drain na gate, snaha opět snížit napětí na gate (analogie dveře proti ) zavřená brána síla - otevírání brány A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 24

Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů invertor CMOS (není CMOS tranzistor!) S p D p D n + Ucc p kanál nosiče - díry n kanál, nosiče - el. S n + Ucc vstup U G výstup invertoru GND P + P + N + N + N + (kontakt) P - kanál (N - kanál) vana P - Si P + (kontakt) substrát N - Si A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 25

Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů + Ucc S p CMOS invertor ( není CMOS tranzistor!) D n D 2 D 1 D n D 3 S n + Ucc vstup U G výstup invertoru GND P + P + N + N + N + (kontakt) P - kanál D 2 D 3 (N - kanál) vana P - Si P + (kontakt) substrát N - Si D 1 A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 26

Invertor CMOS Důsledky V každém logickém obvodu CMOS je záporně polarizovaný PN přechod mezi svorkami Ucc napájení a GND zem. Při přepólování napájení v propustném směru Pro uživení zařízení použít zdroj s omezením proudu CMOS - komplementární MOS logika využívající kombinaci tranz. Tyto závěrně polarizované přechody PN- závěrný proud problém klidového odběru Stand By režim procesorů pro bateriové napájení- při požadavku na etrémně malé klidové odběry- řádu ua. (Příklad- měřidla, rozpočítávací měřidlo topných nákladů - požadavek na funkci 10 let z jediné baterie, el. vodoměr, ) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 27

Náhradní schéma výstupu CMOS Sériově zapojené tranzistory PMOS a NMOS, Klidový stav Rp, nebo Rn se blíží nekonečnu rozepnutý stav Druhý tranzistor sepnutý R ON CMOS invertor (není CMOS tranzistor!) R P +U CC Náhradní schéma: Zdroj UCC do série R P_ON nebo GND ( 0 V) do série R N_ON u řady HCMOS a dalších, odpory 100 Ohmů a nižší ( 74LVCxxx R N_ON ~15 Ohmů, podle typu) Při změně stavu, malý okamžik vedou oba tranzistory proudový impuls mezi U CC a GND R P_ON R N_ON R N U 2 GND +U CC U 2 GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 28

Logický obvod jako dvoubran- statické parametry 1 U cc napájení ( U DD ), zem- GND- (ground) I i U cc I o Vstup, U i, I i vstupní napětí, proud Výstup U O, I O, výstupní napětí, proud Pozor na orientaci výstupního proudu. U i U o Kladný výstupní proud I O - vtéká do výstupu (proud z výstupu přes rezistor do GND - záporný) důležité kvůli orientaci v katalogových údajích (pozn. v aglosaské lit. napětí onačeno jako V -Voltage, tedy V i, V O,,...) (u STM32 a dalších proc. označení V DD - napájení, V SS - zem) Pomůcka pro zapamatování označení - Ucc ( bipolární log. obvody, NPN tranzistory, kolektory na kladné napět) U CC U - colector, colector Podobně NMOS logika, Drain na kladné napětí tedy U DD (napětí U -Drain, Drain - U DD, jako U CC kladné napájení) U STM32F103,..logika společné elektrody Source (U SS - source, source) - ekvivalent GND. A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 29

Logický obvod jako dvoubran- statické parametry 2 U cc Charakteristické parametry obvodu I i I o U i U o U ih - vstup. napětí pro vysokou log. úroveň - High U ihmin - minimální vstupní napětí pro vysokou log. úroveň - High!!! (které obvod vyhodnotí jako úroveň High) U il - vstup. napětí pro nízkou log. úroveň - Low, U ilmax - maximální vstupní napětí pro nízkou log. úroveň - Low!!! (které obvod vyhodnotí jako úroveň Low) U OH - napětí na výstupu obvodu generujícího vysokou úroveň - High U OL - napětí na výstupu obvodu generujícího nízkou úroveň - Low I ih - vstupní proud pro vysokou log. úroveň High připojenou na vstup I il - vstupní proud pro nízkou log. úroveň Low připojenou na vstup I OH - výstupní proud při vysoké úrovni - H High I OL - výstupní proud při nízké úrovni - L Low A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 30

Pouzdro log. obvodu, číslování vývodů Číslování vývodů na pouzdře logického obvodu proti směru hodinových ručiček Vývod č. 1 umístěn vlevo od indexové značky směr platí i u pouzder pro SMD (povrch. montáž) Přívody napájení U CC a GND u TTL, TTL - LS,..., CD4000, 74HC, 74HCT,.. - vlevo dole GND, vpravo nahoře U CC, pouzdro 14 vývodů GND pin 7, Ucc pin 14 pouzdro 16 vývodů GND pin 8, Ucc pin 16 pouzdro DIL 40 vývodů GND pin 20, Ucc pin 40 směr číslování vývodů GND indexová značka 1 7400 14 7 8 U CC Neplatí však obecně. U mikrořadičů s vnitřním převodníkem A/D podobně STM32F50F6P6 (ARMCortex M0) pouzdro TSSOP20, zem a napájení uprostřed pouzdra svorky U CC a GND uprostřed na stranách pouzdra, pro zkrácení vnitřních přívodů v nitřních přívodů v pouzdře a snížení jejich impedance A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 31

Bipolární logické obvody Logika TTL (nepoužívá se), význam - definice standardu a úrovní Ucc napájení Ucc = + 5V proti zemi - GND příklad - obvod NAND 7400 vstupy A, B, výstup Y, Y = /(AxB) A B T1 4k 1k6 130 T4 T2 D Y 1k T3 GND Vstup na U IL - nízká úroveň, vstupní proud I IL - záporný (= -1,6 ma), vytéká z emitoru T1 a vtéká do výstupu budicího obvodu pro TTL logiku - kritický parametromezení počtu vstupů, které může výstup ve stavu L budit; snaha snížit I IL Vstup na U IH - úroveň H, vtéká nulový nebo malý kladný proud do vstupu U OH omezeno. Úbytek na U AK na diodě D a U CET4 (emitorový sledovač T 4 ) U OH < U CC - U CET4 = 5 V - 0,7 V- 0,7 V= 3,6 V - důsledek na výstupu Y hradla TTL není ve stavu H napětí 5 V ale nižší A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 32

Bipolární logické obvody TTL -LS a TTL - ALS Snížení I IL i dalších proudů v obvodu, řady bipolárních log. obvodů TTL - LS ( Low Power Schottky) ALS (Advanced Low Power Schottky) 20k 8k 120 Ucc 37k 50k 14k 50 Ucc A B 12k 4k Y 5k Y A 1k5 3k B 2k8 5k6 GND GND I IL - záporný (= -0,4 ma) I IL - záporný (= -0,1 ma) Při definici paramtrů CMOS log obvodů (např. i mikroprocesorů) často odkaz na parametry TTL, nebo TTL - LS, např. formou, že výstupu up je schopen budit vstup jednoho TTL hradla ( to drive one TTL load ), A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 33

Parametry řad bipolárních log. obvodů Důležité údaje: U ILmax max. napětí pro úroveň L (nízká úroveň na vstupu) U IHmin min. napětí pro úroveň H (vysoká úroveň na vstupu) I ILmax - vstupní proud pro U IL - nízkou úroveň na vstupu U t - rozhodovací napěťová úroveň na vstupu U CC - napájecí napětí typicky + 5 V ( + 4,75 až + 5,25 V) řada U ILmax I ILmax U IHmin I IH I OLmax U OLmax I OH U OHmin t PD U t I CCL [V] [ma] [V] [ua] [ma] [V] [ma] [V] [ns] [V] [ma] TTL 0,8-1,6 2 40 16 0,4-0,4 2,4 10 1,3 3 LS - TTL 0,8-0,4 2 20 8 0,5-0,4 2,7 10 1,1 0,6 S TTL 0,8-2 2 50 20 0,5-1 2,4 4,7 1,3 5 FAST 0,8-0,6 2 20 20 0,4-2 3 3,3 1,5 1,4 ALS 0,8-0,1 2 20 8 0,5-0,4 3 6 1,4 0,4 pro TTL: U ILmax = 0,8 V, U IHmin = 2 V, I ILmax = 1,6mA, zpoždění t pd - jednotky ns, a více podle typu obvodu. A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 34

Struktura vstupů, výstupů TTL -LS v jiných obvodech Struktura TTL LS se objevuje se i v jiných aktuálně používaných obvodech SN75176 B (firma Texas Instruments) budič RS485 Ucc 20k 8k 120 A B 12k 4k Y 1k5 3k GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 35

Bipolární log. obvody Nevyužité vstupy u TTL, TTL LS, TTL ALS Pro stav L připojit na zem - GND, Pro stav H připojit na výstup hradla s definovanou úrovní H (invertor se vstupem na GND) nebo na U CC ( i přes odpor 2-5 kohmů) Nezapojený vstup TTL, TTL LS, TTL ALS se chová jako by byl připojen na úroveň H ale není to korektní stav A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 36

Logické obvody HC MOS Rychlé logické obvody CMOS - High Speed CMOS 74HCxx náhrada za TTL, obdobné označení, funkce i rozložení vývodů TTL 7400, 74LC00, 74 ALS 00 funkční náhrada 74HC00, atd. Technologie CMOS s křemíkovým hradlem - Poly Si Gate hradlo z polykrystalického křemíku používáno u všech současných miroprocesorů, ) Napájecí napětí U CC = + 2 až + 6V, typicky U CC = + 5V 74HC odlišné vstupní úrovně od TTL 74HCxxx U m (U t ) = 0,5 Ucc rozhodovací úroveň polovina napájecího napětí U ihmin = 0,7 x Ucc, 3,5 V!!! (při U CC = 5V) U ilmax = 0,3 x Ucc 1,5 V (při U CC = 5V) Výstup TTL není možno připojit na vstup HC (U CC = +5 V) U OH TTL obvodu není kompatibilní s U IH min u HC obvodu! vstupní klidové proudy I IH, I IL velmi malé, typ. 100 na, zaručováno- menší 1 ua A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 37

Logické obvody HCT MOS Rychlé logické obvody CMOS - High Speed CMOS 74HCTxx Úprava vstupu HCT obvodu - kompatibilní s výstupními úrovněmi TTL posun, zpětná vazba,.. (úprava pouze ve vstup. obvodu, ostatní je jako u HC, žádné další diody) S p + Ucc (Napájení standardně U CC = +5V, rozmezí + 4,5 V až +5,5 V) Výstupní obvod HCT vlastnosti - jako výstup HC 74HCTxxx U m (U t ) = 1,3 V rozhodovací úroveň na vstupu U ihmin = 2 V!!! U ilmax = 0,8 V D p D n S n A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 38

Logické obvody HCT MOS Pozor, na vstupu 74HCT může být U ih = 2,4 V, ale roste I CC Příčný proud- NMOS již vede, PMOS ještě není zcela vypnut S p D p D n + Ucc I CC změna napáj. proudu I CC, pokud bude jeden vstup na U ih = 2,4 V u SN74HCT00 (Texas Instruments I CC = typ. 1,4 ma, Philips NXP 0,6 ma) Požadavek strmosti hran vstupního signálu (stejný důvod) zamezit výskytu napětí na vstupu v oblasti rozhodovací úrovně, požadavek doba hran kratší než 500 ns - jinak nárůst I CC Pro bateriové napájení vstupy - úroveň 0, nebo U CC, jinak zvýšení odběru. Nevyužité vstupy připojit na GND nebo U CC, Vysokoimpedanční vstup- nepředvídatelné chování, elektrostatická indukce úroveň H nebo L. Nepředvídatelné chování obvodu CMOS -!!!! kontrola vstupů S n A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 39

Typické vstupní parametry obvodů HC, HCT 74HCxxx U m (U t ) = 0,5 Ucc rozhodovací úroveň I i U cc I o U ihmin = 0,7 x Ucc, 3,5 V!!! (při U CC = 5V) U ilmax = 0,3 x Ucc 1,5 V U i U o 74HCTxxx při Ucc= 5 V U m (U t ) = 1,4 V rozhodovací úroveň U ihmin U ilmax = 2 V = 0,8 V I i zbytkový vstupní proud (Input Leakage Current) typ. do 0,1 ua, CMOS prakticky nulový statický vstupní proud oproti TTL. (typicky i menší - řádu na, určen svodovými proudy ochranných diod) (vstup připojen na Ucc, nebo GND) Vstupní kapacity C i = typ. řádově 5-10 pf A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 40

Typické výstupní parametry obvodů HC, HCT U OH - určen U CC a velikostí výstupního proudu, vnitřním odporem R P I i U cc I o naprázdno přibližně U OH = U CC U OL určeno velikostí výstupního proudu U i U o a vnitřním odporem R N naprázdno přibližně U OL = 0 V (GND) Vnitřní odpory, pro odhad napětí - přibližně 100 Ohmů a méně (R - pro NMOS tranzistor typ 50 Ohmů a méně) Náhradní schéma výstupu +U CC R P U OL = I O. R N U OH = U CC (I O. R N ) R N U O GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 41

Mezní parametry obvodů HC, HCT I CC, I GND, I O, I ik, I OK (absolute maximum) překročením hrozí poškození I i U cc I o I CC, I GND - proud svorkou U CC nebo GND = 50 ma (70mA - bus typy)!!! I O - výstupní proud = ± 25 ma (± 35 ma bus typy) (output source or sink current) I IK proud vstupními záchytnými diodami ±20 ma (input diode current) při (U Oi < 0.5 V nebo U Oi > U CC + 0.5 V) (vstup zápornější, než GND; kladnější než Ucc) U i U o I OK output diode current (U O < 0.5 V to U O > U CC + 0.5 V) proud výstupními (parazitními) diodami ±20 ma A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 42

Mezní parametry obvodů HC, HCT, důsledky I CC, I GND, I O, I ik, I OK U cc I i I o U i U o Příklad - posuvný registr 74HCT595, použit pro buzení 7- segment LED, výstupy buzení LED proti U CC (úloha cvič.) jak volit proud? I O?? 10mA, katalog I Omax = 25 ma, ANO - OK 10 ma méně než 25 ma, ale!!! 7x 10 ma = 70 ma = I GND max.absolutní pro 74HCT595 je právě 70 ma NE!!! volit nižší proud, např. 5 ma (7x 5 ma = celkem 35 ma) analogicky úvahy u jednočip. mikropočítače D.úkol. - nalézt příslušné parametry a omezení pro AT89C2051 a AT89S8252, STM32F103. Jak by bylo možno budit připojené LED (max. velikost proudů)? A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 43

Mezní parametry konkrétních obvodů Způsob orientace v katalogovém listu obvodu přednáška s využitím katalogového listu HC00, 74HCT00, 74HCT595, AT89C2051, STM32F103 viz. katalog - PDF Demonstrace typických a mezních parametrů U i, I ik, I Ok, I CCmax, I GND max, I Omax Vysvětlení způsobu specifikace parametrů obvodu a jak je nalézt v katalogovém listu viz vysvětlení na přednášce a příslušné katalogové listy. STM32F100, hesla: Absolute maximum ratings, General input/output characteristics A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 44

STM32F10x Maxima A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 45

Ochrana vstupů CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V, působení statické elektřiny 10 -ky kv, vstupy bez ochrany - průraz poškození struktury ochrana vstupů, - záporně polarizované PN přechody D 1, D 2 Ideové schéma ochrany - obecně důsledky 0 <U i < U cc ; vstupní napětí nesmí být záporné, ani větší, než napájecí U CC D1 U 1 D2 CMOS obvod U 2 příp. omezení velikosti vstup. proudu rezistorem U CC R s U i 1 A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 46

Ochranné diody - model Ochrany vstupů, různé řešení, ochrany vstupu 74HCxx poly- Si rezistor 100 Ω D2 U CC U 1 U 2 D 1 170 Ω HC MOS obvod difundovaný didový rezistor U CC D3 D5 U 1 D4 CMOS obvod U 2 D6 D7 Obecně model s diodami proti GND a U CC. zjednodušený model (pro zapamatování) obvodu CMOS z hlediska diod na vstupech a výstupech A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 47

Přídavná ochrana vstupů s rezistorem Situace s částmi obvodu s různými napájecími zdroji nebezpečí částečného výpadku napájení nebo různě rychlého náběhu napájení. Nebezpečí poškození budicího i buzeného obvodu U CC1 U CC2 U CC1 U CC2 R 1 1 1 R 2 D 1 1 Ochranný rezistor R 1 (470 Ohmů, - 1 kohm) kompromis mezi ochranou a dynamikou, limitně R = 270 ( příp. 220) Ohmů (5V /270 Ohmů = méně než 20 ma) Zhoršení dynamiky pro výpočet. čas. konstanty C = 20-30 pf kapacita vstupu obvodu ( až 10 pf) + parazit kapacity krátkého spoje čas. konstanta (tau) τ = 470 Ohmů x 20 pf = přibl. 10-8 s doba náběžné hrany t nab = 2,2 x τ = přibl. 2 x 10-8 s = 20 ns A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 48

Řešení ochrany vstupů Pokud není možno zajistit správnou sekvenci náběhu napájení - v nouzi možno použít ochranné rezistory, U CC1 U CC2 U CC1 U CC2 R 1 1 D R 1 1 Využívat na cvičení, zamezení poškození procesoru!!! Volba velikosti ochranného odporu - omezení velikosti vstupního proudu na bezpečnou velikost, např. 5 ma, detaily- hledání v katalogu., absolute ---- max. ratings výpočet časové konstanty ochranného obvodu, parazitní kapacity vstupu obvodu a spojů A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 49

Působení diod ve vstupu obvodu CMOS zdroj signálu funguje (nechtěně) jako napáječ obvodu U CC1 = 5V U CC2 < 5V I n zatěžování zdroje signálu jednocestný usměrňovač s D a C zdroj signálu C + i v U n D CMOS log. obv. CMOS log. obv. Pozor na připojení zdroje signálu na vstup procesoru bez napájení (!!! cvičení, připojení vstupů obvodu 74HC595 bez napájení na výstupy STM32F103, použít ochranné rezistory) parazitní napájení obvodu ze zdroje signálu, (příklad, čítač CMOS, viz. výklad) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 50

Působení diod na výstupu obvodu CMOS Působení diody D5 ve výstupní struktuře (důsledek přítomnosti tranzistoru PMOS ve výstupní struktuře) Výpadek napájení U CC2 nebo snížení napájecího napětí CMOS obvodu (např. s třístavovým výstupem) kolize sběrnice Nelze paralelně spojit třístavové výstupy budičů (CMOS) s různým napájecím napětí, např. 5 V a 3,3V Obvod s U CC2 by působil jako parazitní napěťový omezovač. D budič A U CC1 = 5V D U CC D3 D5 U 1 D4 CMOS obvod U 2 D6 D7 budič B U CC2 < 5V i v U CC3 přijímač Řešení: použít obvody 74FCTxxx T, které mají koncový stupeň (analogicky jako TTL ) pouze s MOS tranzistory jednoho druhu vodivosti NMOS A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 51

Latch - UP efekt, parazitní tyristor ve struktuře CMOS Přítomnost ochranných diod na vstupu i parazitních diod na výstupu ve struktuře CMOS, parazitní tyristor mezi U CC a GND P - gate T1 U CC R - N sub. Vnucení nadměrného proudu do vstupu nebo výstupu a tekoucího PN přechody - nebezpečí sepnutí parazit. tyristoru mezi U CC a GND. Tyristor - zůstává sepnutý i po odeznění spínacího impulsu. U1 R - P obl. T2 N - gate Omezení proudu tyristoru - pouze odporem přívodů a zdrojem (spálení obvodu). Vypnutí tyristoru, pouze vypnutím napájení Latch UP free - struktura odolná Latch UPefektu, omezení proudu ochranným odporem. u HC - dřívejší zničení vstupní struktury. Pozor CMOS - převodníky, progr. obvody,... A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 52

Latch - UP efekt - Proudová injektáž možná i výbojem statické elektřiny do vstupu u jistých konstrukcí možné vyvolání Latch UP a a zničení obvodu (zmínit přiklad obvodu.7). Chránit obvody CMOS před výbojem statické elektřiny a před napěťovými špičkami, možnost částečného poškození vstup/výst bloku, zvýšení proudového odběru (ilustrační příklad se STM32F103 ---m.t. ) Výklad na přednášce ochrana proti působení statické elektřiny důsledky pro práci v laboratoři ochranné diody ve vstupech, předávání desek, ukazování rukou na desku, A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 53

Působení statické elektřiny práce v laboratoři Předávání desky z ruky do ruky NE!!! Laboratoř, sucho, problém oblečení z umělých materiálů osoba kapacita několik set pf, Elstat napětí i řádu desítek kv každá osoba jiné napětí podle pohybu, chování,oblečení, (svléknutí umělého svetru nabití.). před sáhnutím na desku nejdříve se vybít deska zapojená v obvodu na USB jako uzemněná v nouzi nejdříve se dotknout kostry desky kovové části konektoru,..aby nedošlo k přeskoku na součástku vyrovnat potenciál desky s potenciálem osoby obvod se nemusí zničit hned, ale částečně se poškozuje,.. (příklad- embedded World. expozice - předávání desky C os C 1 os 2 U U 1 2 C desky dotyk na desku C os 1 U 1 GND A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 54

Elektrostatický výboj z hlediska obvodů CMOS Elektrostatický výboj Electrostatic Discharge (ESD) ochrana obvodů CMOS počítána na normální podmínky provozu obvodů (2 000-4 000 V pro model člověka Human body model náhrada kapacitou) normální neupravené prostory potenciál i desítky kv opakované menší výboje postupné poškozování obvodů, výrok chytráka - sahal jsem na součástky a ještě jsem nic nezničil ukazuje na naprostou neznalost problematiky, Nikdy neukazovat prstem na součástku na desce, ke které jsme právě přišli. Pomocné řešení při práci- spojit se ochranným zemnicím zařízením (s rezistorem řádu megaohmů a počítaného na odolnost napětí řádu Kilovoltů) Pozor - nikdy se nespojovat se zemí přímo vodičem!!! nebezpečí úrazu!!! při dotyku na poškozený přístroj 230 V A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 55

Ochrana vstupů 2 Problém pro vstupní napětí U 1 = U i > U cc řešení v některých obvodech náhrada diody MOS tranzistorem vyšší napětí - otevření tranzistoru T 1 U imax = 5 V (5,5 V) (využití u 5V tolerantních obvodů) 100 Ω U CC U 1 U 2 T 1 D 1 CMOS obvod pokud není explicitně uvedeno- počítat s diodou mezi vstupem a U CC CMOS obvody - paměti, mikroprocesory, jednočip. mikropočítače, převodníky A/D v CMOS technologii,... přivedení měřeného napětí ( ze zdroje s malým vnitřním odporem) na vstup A/D převodníku bez napájení - poškození obvodu nadměrným proudem nutné omezení vstupního proudu I I na 10 ( příp. 20 ma), řešení - použití vnějšího rezistoru R= cca 1 kohm (pozor, dynamika) Pamatovat pojem 5V tolerantní vstup, kdy má tento výraz smysl - pouze u obvodu s napájecím napětím nižším než 5 V. Umět nalézt tuto informaci v katalogu A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 56

Logické obvody CMOS- advanced varianty Vývoj log. obvodů řady pro zvýšení rychlosti AC - Advanced CMOS, ACT - Advanced CMOS, TTL compatible AC, AHC, VHC napájení Ucc = +2 až +5,5 V ( příp +6 V) U ilmax = 0,3 x Ucc ; U ihmin = 0,7 x Ucc, ACT, AHCT, VHCT, FCT typické napájení má Ucc = + 5 V T značí - obvod je na vstupu kompatibilní s výstupními úrovněmi TTL U ihmin = 2 V; U ilmax = 0,8 V Doporučení řada AHC, kompromis vyšší rychlost než HC, menší rušení a proudové impulsy než AC. AHC má již specifikovány dyn. parametry i pro U CC = +3,3 V AHCT vyšší rychlost oproti HCT, avšak ještě únosné proudové špičky A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 57

Parametry log. obvodů CMOS s napájením + 5 V U CCsp napájecí nap.,při kterém jsou specifikovány dynamické parametry řada U CC U CCsp U t U IHmin U ILmax I OLmax I OHmax [V] [V] [V] [V] [V] [ma] [ma] toler. HC 2-6 5 0,5.U CC 3,5 1,5 + 4-4 ne HCT 4,5-5,5 5 1,4 2 0,8 +4-4 - AHC 2-5,5 3,3; 5 0,5. U CC 3,5 1,5 +8-8 ano AHCT 4,5-5,5 5 1,4 2 0,8 +8-8 - VHC 2-5,5 3,3; 5 0,5.U CC 3,5 1,5 +8-8 ano VHCT 4,5-5,5 5 1,4 2 0,8 +8-8 - AC 2-6 3,3; 5 0,5.U CC 3,5 1,5 +24-24 ne ACT 4,5-5,5 5 1,4 2 0,8 +24-24 - FCT 4,75-5,25 5 1,4 2 0,8 +64-15 - 5 V A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 58

Nízkonapěťová logika CMOS Snižování dynamické výkonové ztráty snižování napájecího napětí L Low Voltage, nízkonapěťová logika. Významná hodnota napájení U CC = +3,3 V Např. sig. procesory, jádro 1,2V, interface obvody 3,3 V otázka + 5 V tolerance vstupů existují řady i s nižším napájecím napětím Řada 74LVC výhodná pro aplikace, rychlost, schopnost budit, + 5 V tolerance vstupů LV řady velmi často pouze v pouzdrech pro povrchovou montáž (není možno pro škol. lab.) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 59

Nízkonapěťová logika CMOS přehled vybraných řad řada U CC U CCopt U t I OLmax I OHmax 5V tol techn. [V] [V] [V] [ma] [ma] vstup LV 2-5,5 3,3 0,5*U CC +8-8 ne CMOS LVT 2,7-3,6 3,3 1,4 +64-32 ano BiCMOS ALVT 2,3-3,6 3,3; 2,5 1,4 +64-32 ano BiCMOS LVC 2-3,6 3,3 0,5*U CC +24-24 ano CMOS ALVC 1,65-3,6 3,3; 2,5 0,5*U CC +24-24 ne CMOS FCT3 2,7-3,6 3,3 1,4 +24-8 ano CMOS AVC 1,4-3,6 2,5 0,5*U CC +8-8 ne CMOS LVX 2-3,6 3,3 0,5*U CC +4-4 ano CMOS LVQ 2-3,6 3,3 0,5*U CC +12-12 ne CMOS LCX 2-3,6 3,3 0,5*U CC +24-24 ano CMOS VCX 1,4-3,6 2,5 0,5*U CC +24-24 ne CMOS AUC 1,1-2,7 1,8 0,5*U CC +8-8 ne CMOS A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 60

Společné rysy logických obvodů CMOS U t = 0,5.U CC, U IH min = 0,7.U CC, U ILmax = 0,3.U CC (mimo 74**Txx s U CC =5 V) U t 1,4 V, U IH min = 0,8 V, U ILmax = 2 V, pro CMOS TTL komp. ( 74**Txxx) Výstup ve stavu H se chová jako zdroj napětí U out = U CC s vnitřním odporem 25Ω-100Ω (neplatí pro řady 74FCTxxxT se dvěma tranz. NMOS na výst.). Výstup ve stavu L se chová jako zdroj napětí U out = 0 V s R V = 15Ωaž 70Ω. Vstupní klidové proudy jsou velmi malé I I < 1µA. Klidový napájecí proud I CC0 - je řádu jednotek, maximálně stovek mikroampér ( při mezních kladných teplotách +125 0 C). Na vstupech jsou clamp-diody proti svorce GND (D 2, D 4 dle ). Část obvodů má na vstupech clamp-diody proti svorce U CC (jako D 1, D 3 ). Max. napětí na vstupu U Imax = U CC (s výjimkou 5 V, příp. 3,6 V toler. vstupů) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 61

Proudový odběr logických obvodů Bipolární log. obvody statický proudový odběr a jeho růst s frekvencí Logické obvody CMOS v klidu buzení odporových zátěží proud zátěží zbytkové závěrné proudy přechodů PN, zbytkový proud tepelně generovanými nosiči, roste s teplotou Dynamický proudový odběr - přebíjení kapacit A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 62

Dynamická výkonová ztráta obvodů CMOS Přebíjení kapacity C L frekvencí f Dynamická výkonová ztráta nezávislá na velikosti odporů R P, R N (ovlivňují pouze dynamiku) +U CC +U CC C i R P U 1 U 2 C L C PD GND R N U 2 GND C L P= 2 P= fu CC C fu 2 C CC L I = CC f U CC C L A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 63

Dynamická výkonová ztráta obvodů CMOS Ekvivalentní ztrátová kapacita C PD (power dissipation capacitace), C PD I CC vyjadřuje parazitní vnitřní kapacity i ztráty proudovým impulsem mezi svorkami +U CC a GND = fu C CC I = CC f U 2 CC C L +U CC U 1 U2 CL C i CC i CC ( CPD+ CL) ICC0UCC I = fu + GND CC0 ( ficpd+ focl) UCC ICC0UCC I = + C PD v katalogu pro daný. log. obvod ( ficpd+ focl) UCC ICC0 I = + Napájecí proud logiky CMOS roste lineárně s frekvencí hod. signálu SN74HC04 (jediný invertor z obvodu) CC SN74HC164 (posuvný registr) A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 64

Snižování dynamického odběru obvodů CMOS Snižování proudového odběru: snižování napájecího napětí snižování pracovní frekvence zkracování doby aktivní funkce obvodu (Viz. dig. hodinky, 1,5 V, 32768 Hz XTAL) Použití obvodů nízkonapětové logiky, P 2 = fu C CC Snížení odběru mikroprocesorů a mikrořadičů: Rozdělení napájení jádra procesoru 2,5 V, 1,8 V, 1,2V.. napájení budičů výstupů často stále 3,3 V kvůli kompatibilitě s další logikou, ale možno i nižší napětí viz STM32F103 napájení jádra nižší napětí, vnější vstup napájecího napětí, někdy vnitřní regulátor sníženého napětí Snížení taktovací frekvence jádra (PLL) na nutnou hodnotu, aktivace pouze periferií a sběrnic potřebných pro činnost (viz STM32F103) Volba dvou procesorů výkonný (hlavní) a monitorovací (zap.) viz. výklad Problematika bateriového napájení, především snížení odběru A4M38AVS, 2015, J.Fischer, ČVUT - FEL Praha kat. měření 65