Úvod Terminologie, typy defektů, poruch

Rozměr: px
Začít zobrazení ze stránky:

Download "Úvod Terminologie, typy defektů, poruch"

Transkript

1 Úvod Terminologie, typy defektů, poruch Testování a spolehlivost ZS 2011/2012, 1. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-TSP-1, ČVUT FIT, Petr Fišer,

2 Osnova předmětu 1. Úvod, typy defektů, poruch, testování 2. Generování testu pro kombinační obvody 3. Algoritmy pro automatické generování testu (ATPG) 4. Testování sekvenčních obvodů 5. Testovatelný návrh (DFT) 6. DFT pro sekvenční obvody scan 7. Testování systémů na čipu a NoC 8. Prostředky vestavěné diagnostiky (BIST) 1 9. Prostředky vestavěné diagnostiky (BIST) Testování pamětí 11. Spolehlivost, spolehlivostní modely 12. Systémy odolné proti poruchám MI-TSP-1, ČVUT FIT, Petr Fišer,

3 Motivace - proč testovat? Co chceme Bezchybný návrh = výstup odpovídá specifikaci, bez chyb návrhářů Bezchybnou výrobu = nedojde k výrobním chybám Spolehlivé zařízení = během provozu se nevyskytnou chyby Co musíme zaplatit Větší plocha Nižší taktovací frekvence Pomalejší (a nákladnější) vývoj Pomalejší (a nákladnější) výroba Vyhození pár čipů Co získáme Zisk (yield) MI-TSP-1, ČVUT FIT, Petr Fišer,

4 Cena za to (na poruchu) Proč testovat? Pravidlo deseti $1 000,0 $500,0 $100,0 $50,0 $10,0 $5,0 $1,0 $0,5 $0,1 Test čipu Test desky Test systému Záruční oprava Porucha objevena MI-TSP-1, ČVUT FIT, Petr Fišer,

5 Proč testovat? Nedokonalý návrh Dělají to lidé Nedokonalá výrobní technologie Submikronové procesy, nelze zaručit přesnost Kvantové chování obtížná konstrukce masek Stárnutí Elektromigrace, mechanické opotřebování SEU problémy z vesmíru Kosmické záření Začínáme mít problémy jako ve vesmíru MI-TSP-1, ČVUT FIT, Petr Fišer,

6 Kdy testovat? Základní dva typy: Off-line zařízení během testu nevykonává svojí funkci Testování před zapouzdřením Testování po zapouzdření Testování po osazení desky Testování celého systému před expedicí Pravidelná údržba On-line zařízení se testuje během normální operace Bezpečnostní kódy (parita, Hammingovy kódy, ) Redundance (duplex, TMR) Kontrolní obvody (checkers) MI-TSP-1, ČVUT FIT, Petr Fišer,

7 Jak testovat? Základní dva typy: Funkční test Testuje se funkce = zařízení dělá to, co má Tj. nejníže na úrovni chyb (errors) Není nutné znát strukturu Je nutné znát chování a mít jej popsané Strukturní test Testuje se, zda se někde nevyskytla porucha Tj. nejníže na úrovni poruch (faults) Není nutné znát chování Je nutné znát strukturu a poruchový model MI-TSP-1, ČVUT FIT, Petr Fišer,

8 Funkční test Jak testovat? Nutné odsimulovat všechny možné situace, které mohou nastat tj. např. všechny možné sekvence instrukcí (programy) pro otestování CPU většinou neúnosné ale někdy je funkční test kratší, než strukturní např. násobičky MI-TSP-1, ČVUT FIT, Petr Fišer,

9 Strukturní test Znám strukturu Jak testovat? strukturu CMOS hradla schéma na logické úrovni popis na RTL úrovni Mám zvolený poruchový model tj. co všechno se může stát zásadní vliv na kvalitu testu slabý poruchový model malé pokrytí, některé poruchy mohou utéct příliš silný poruchový model tzv. overtesting testuji poruchy, které nemohou nastat vyhodím čip, který by fungoval správně ztráta zisku (yield loss) MI-TSP-1, ČVUT FIT, Petr Fišer,

10 Ostatní např. IDDQ test Jak testovat? Vím, že proražený tranzistor způsobí zkrat nárůst proudu Použitelné pro jakýkoliv obvod nemusím znát strukturu ani funkci Ale malá citlivost, detekuje velice malé množství poruch použitelné pouze jako doplňková technika 1 MI-TSP-1, ČVUT FIT, Petr Fišer,

11 Testování na jaké úrovni abstrakce? Na úrovni tranzistorů IDDQ pozná se odpálený tranzistor Na úrovni hradel Strukturní testy Na RTL úrovni Funkční testy Bezpečnostní kódy Na nejvyšší úrovni Funkční testy Hlásiče podezřelého chování MI-TSP-1, ČVUT FIT, Petr Fišer,

12 Testování na jaké úrovni abstrakce? Anebo na úrovni: částí čipu (jádra) celého čipu waferu (více čipů) zapouzdřeného čipu desky systému (celý počítač, letadlo) (cluster počítačů) MI-TSP-1, ČVUT FIT, Petr Fišer,

13 Mechanizmus Defekt (defect) Na fyzikální úrovni Porucha (fault) Na logické úrovni Chyba (error) Reálný projev (špatně sečtená čísla) Selhání (failure) Reálný projev (spade počítač) MI-TSP-1, ČVUT FIT, Petr Fišer,

14 Defekt = fyzikální událost Na čipu Defekt Smetí zkrat mezi vodiči (whisker) Zkrat mezi metalickými vrstvami (hillock) Pasivace prohlubní a trhlin Porušení vrstvy SiO 2 v MOS tranzistoru (izolant) Nedokovená propojka Migrace iontů Na desce Rozpojený vodič Špatné leptání neodleptaná / příliš odleptaná měď Nedokovená propojka Špatné pájení ( studeňák ) V systému Vadný konektor MI-TSP-1, ČVUT FIT, Petr Fišer,

15 Porucha Porucha (fault) = model defektu na logické úrovni Trvalé poruchy (permanent faults) trvalá 1 (stuck-at-one), trvalá 0 (stuck-at-zero) zkrat (bridging fault, shorts) zpoždění (delay fault) Přechodné poruchy (transient faults) jednorázové naštvání - SEU (single-event upset) jednorázový přechod - SET (single-event transition) Překlopení bitu v paměti (bit-flip) Občasné poruchy (intermittent faults) Způsobené degradací parametrů Projeví se po delší době, jen občas Často časem přecházejí v trvalé MI-TSP-1, ČVUT FIT, Petr Fišer,

16 Porucha Porucha (fault) = model defektu na logické úrovni Defekty Poruchy OK Defekty, které nejsou pokryté poruchovým modelem nedostatečné otestování možnost akceptace vadného čipu Poruchy, které nemohou nastat overtesting ztráta zisku (vyhodím funkční čipy) MI-TSP-1, ČVUT FIT, Petr Fišer,

17 Typy poruch Trvalá 1 (stuck-at-one), trvalá 0 (stuck-at-zero) (t 0, t 1, s-a-0, s-a-1) Signál je trvale připojen na konstantní 1 nebo 0 Nejběžněji používaný model i když asi nejméně realistický Pokrývá většinu defektů Jednoduchý na testování s-a-1 & Pro každý signál je jedna porucha t 0 a jedna t 1 ale dnes již nestačí. Je zapotřebí testovat poruchy zpoždění (delay faults, transition faults) MI-TSP-1, ČVUT FIT, Petr Fišer,

18 Typy poruch Zkrat (bridging fault, short) Propojení dvou vodičů Může způsobit sekvenční chování Chování poruchového obvodu obecně záleží na povaze zkratu Obtížné zjistit, které poruchy mohou nastat Možné zkraty lze zjistit až podle finálního rozmístění na čipu Většinou je detekován s-a modelem & MI-TSP-1, ČVUT FIT, Petr Fišer,

19 Typy poruch Poruchy zpoždění (delay faults) Signál se propaguje déle, než je očekáváno Poruchy přechodu (transition faults) Přechod 0 1 nebo 1 0 trvá déle, než je očekáváno Pro obojí platí: (slow-to-rise, slow-to-fall) Většinou způsobeno zvýšenou rezistancí nebo kapacitou (na hradlech, na spojích) Obtížnější testování, než pro s-a Nutné dva vektory pro otestování jedné poruchy Nutné testování při plné rychlosti ( at-speed ) MI-TSP-1, ČVUT FIT, Petr Fišer,

20 Typy poruch Přechodné poruchy (transient faults) Způsobené vnějšími vlivy Kosmické záření EMC (elektromagnetické rušení) Výkyvy teploty přes únosnou mez Mohou způsobit náhlé, náhodné a neopakované změny Změna hodnoty signálu Změna hodnoty v paměti může např. zrekonfigurovat FPGA Nutnost testování on-line anebo odolnost proti poruchám MI-TSP-1, ČVUT FIT, Petr Fišer,

21 Chyba Chyba (error) = obvod se chová špatně Porucha nemusí vyvolat chybu V důsledku trvalých poruch Obvod vůbec nefunguje Výsledek je vždy špatný Výsledek může být někdy špatný V důsledku přechodných poruch Dočasně špatný výstup Změna dat v paměti MI-TSP-1, ČVUT FIT, Petr Fišer,

22 Selhání Selhání (failure) = to, co pocítíme na vlastní kůži Chyba nemusí vyvolat selhání Vypadne pixel na obrazovce Kalkulačka vypočítá špatný výsledek Spadne počítač Vykolejí vlak Spadne letadlo Odpálí se jaderná hlavice Různá závažnost Třídy spolehlivosti MI-TSP-1, ČVUT FIT, Petr Fišer,

23 Literatura Hlavička, J. Diagnostika a spolehlivost, ČVUT, Hlavička, J. Diagnostika a spolehlivost: cvičení, ČVUT, Novák, O., Gramatová, E., Ubar, R. ''Handbook of testing electronic systems''. Publishing House of CTU, MI-TSP-1, ČVUT FIT, Petr Fišer,

Testování kombinačních obvodů Intuitivní zcitlivění cesty, D-algoritmus

Testování kombinačních obvodů Intuitivní zcitlivění cesty, D-algoritmus Testování kombinačních obvodů Intuitivní zcitlivění cesty, D-algoritmus Testování a spolehlivost ZS 2/22, 2. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií

Více

Testování pamětí (Memory BIST)

Testování pamětí (Memory BIST) Testování pamětí (Memory BIST) Testování a spolehlivost ZS 2011/2012, 10. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Evropský sociální fond

Více

Vestavěné diagnostické prostředky 1 (BIST)

Vestavěné diagnostické prostředky 1 (BIST) Vestavěné diagnostické prostředky 1 (BIST) Testování a spolehlivost ZS 2011/2012, 8. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Evropský sociální

Více

Testování a spolehlivost. 1. Laboratoř Poruchy v číslicových obvodech

Testování a spolehlivost. 1. Laboratoř Poruchy v číslicových obvodech Testování a spolehlivost ZS 2011/2012 1. Laboratoř Poruchy v číslicových obvodech Martin Daňhel Katedra číslicového návrhu Fakulta informačních technologií ČVUT v PRaze Příprava studijního programu Informatika

Více

Testování sekvenčních obvodů Scan návrh

Testování sekvenčních obvodů Scan návrh Testování sekvenčních obvodů Scan návrh Testování a spolehlivost ZS 2011/2012, 6. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Evropský sociální

Více

Spolehlivost. INP 2008 FIT VUT v Brně

Spolehlivost. INP 2008 FIT VUT v Brně Spolehlivost INP 2008 FIT VUT v Brně 1 Obsah Definice, ukazatele Kombinatorické modely Zvyšování spolehlivosti systému - Bezpečné systémy a Systémy odolné proti poruchám Poznámky Příklady na cvičení 2

Více

Představení diagnostiky počítačů

Představení diagnostiky počítačů Představení diagnostiky počítačů Diagnostika počítačů cvičení 1 Agenda Základní pojmy Porucha t 0 a t 1 Hledání kontrolních bodů při testování kombinačních obvodů, úplný test Metoda intuitivního zcitlivění

Více

Formální Metody a Specifikace (LS 2011) Formální metody pro kyber-fyzikální systémy

Formální Metody a Specifikace (LS 2011) Formální metody pro kyber-fyzikální systémy Formální Metody a Specifikace (LS 2011) Přednáška 7: Formální metody pro kyber-fyzikální systémy Stefan Ratschan, Tomáš Dzetkulič Katedra číslicového návrhu Fakulta informačních technologíı České vysoké

Více

Poruchy. Přednášky z Distribuovaných systémů Ing. Jiří Ledvina, CSc.

Poruchy. Přednášky z Distribuovaných systémů Ing. Jiří Ledvina, CSc. Poruchy Přednášky z Distribuovaných systémů Ing. Jiří Ledvina, CSc. Odolnost proti poruchám partial failure částečná chyba error isolation ostatní komponenty nejsou zasaženy automatická obnova z částečných

Více

Testování sekvenčních obvodů Simulace poruch, minimalizace testu

Testování sekvenčních obvodů Simulace poruch, minimalizace testu Testování sekvenčních obvodů Simulace poruch, minimalizace testu Testování a spolehlivost ZS 2011/2012, 4. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT

Více

SYSTÉMY NAČIPU MI-SOC

SYSTÉMY NAČIPU MI-SOC Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti SYSTÉMY NAČIPU MI-SOC doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová

Více

Struktura a architektura počítačů (BI-SAP) 10

Struktura a architektura počítačů (BI-SAP) 10 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Vrstvy periferních rozhraní

Vrstvy periferních rozhraní Vrstvy periferních rozhraní Cíl přednášky Prezentovat, jak postupovat při analýze konkrétního rozhraní. Vysvětlit pojem vrstvy periferních rozhraní. Ukázat způsob využití tohoto pojmu na rozhraní RS 232.

Více

PROGRAMOVATELNÉ LOGICKÉ OBVODY

PROGRAMOVATELNÉ LOGICKÉ OBVODY PROGRAMOVATELNÉ LOGICKÉ OBVODY (PROGRAMMABLE LOGIC DEVICE PLD) Programovatelné logické obvody jsou číslicové obvody, jejichž logická funkce může být programována uživatelem. Výhody: snížení počtu integrovaných

Více

APLIKACE HLÍDACÍCH OBVODŮ V ARCHITEKTURÁCH ODOLNÝCH PROTI PORUCHÁM

APLIKACE HLÍDACÍCH OBVODŮ V ARCHITEKTURÁCH ODOLNÝCH PROTI PORUCHÁM APLIKACE HLÍDACÍCH OBVODŮ V ARCHITEKTURÁCH ODOLNÝCH PROTI PORUCHÁM Martin Straka Informační technologie, 2. ročník, prezenční studium Školitel: Doc. Ing. Zdeněk Kotásek, CSc. Fakulta informačních technologií,

Více

Struktura a architektura počítačů (BI-SAP) 3

Struktura a architektura počítačů (BI-SAP) 3 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 3 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

MI-TSP 12: SYSTÉMY ODOLNÉ PROTI PORUCHÁM FT (FAULT-TOLERANT) SYSTÉMY

MI-TSP 12: SYSTÉMY ODOLNÉ PROTI PORUCHÁM FT (FAULT-TOLERANT) SYSTÉMY Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-TSP 12: SYSTÉMY ODOLNÉ PROTI PORUCHÁM FT (FAULT-TOLERANT) SYSTÉMY doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta

Více

LOGICKÉ OBVODY X36LOB

LOGICKÉ OBVODY X36LOB LOGICKÉ OBVODY X36LOB Doc. Ing. Hana Kubátová, CSc. Katedra počítačů FEL ČVUT v Praze 26.9.2008 Logické obvody - 1 - Úvod 1 Obsah a cíle předmětu Číslicový návrh (digital design) Číslicové obvody logické

Více

Projekt Pospolu. Poruchy elektronických zařízení. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Projekt Pospolu. Poruchy elektronických zařízení. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych. Projekt Pospolu Poruchy elektronických zařízení Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych. Používaná terminologie Funkční jednotka je určený celek v rámci celého

Více

Testování a spolehlivost. 3. Laboratoř Program Atalanta, BIST, testování sekvenčních obvodů

Testování a spolehlivost. 3. Laboratoř Program Atalanta, BIST, testování sekvenčních obvodů Testování a spolehlivost ZS 2011/2012 3. Laboratoř Program Atalanta, BIST, testování sekvenčních obvodů Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Příprava studijního programu

Více

Testování a spolehlivost. 4. Laboratoř Spolehlivostní modely 1

Testování a spolehlivost. 4. Laboratoř Spolehlivostní modely 1 Testování a spolehlivost ZS 2011/2012 4. Laboratoř Spolehlivostní modely 1 Martin Daňhel Katedra číslicového návrhu Fakulta informačních technologí ČVUT v Praze Příprava studijního programu Informatika

Více

Logické funkce a obvody, zobrazení výstupů

Logické funkce a obvody, zobrazení výstupů Logické funkce a obvody, zobrazení výstupů Digitální obvody (na rozdíl od analogových) využívají jen dvě napěťové úrovně, vyjádřené stavy logické nuly a logické jedničky. Je na nich založeno hodně elektronických

Více

Organizace předmětu, podmínky pro získání klasifikovaného zápočtu

Organizace předmětu, podmínky pro získání klasifikovaného zápočtu ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Ing. Radek Sedláček, Ph.D., katedra měření K13138 Organizace předmětu, podmínky pro získání klasifikovaného zápočtu Kurz A0B38FPGA Aplikace

Více

Adaptabilní systém pro zvýšení rychlosti a spolehlivosti přenosu dat v přenosové síti

Adaptabilní systém pro zvýšení rychlosti a spolehlivosti přenosu dat v přenosové síti 1 Adaptabilní systém pro zvýšení rychlosti a spolehlivosti přenosu dat v přenosové síti Oblast techniky V oblasti datových sítí existuje různorodost v použitých přenosových technologiích. Přenosové systémy

Více

FPGA + mikroprocesorové jádro:

FPGA + mikroprocesorové jádro: Úvod: V tomto dokumentu je stručný popis programovatelných obvodů od firmy ALTERA www.altera.com, které umožňují realizovat číslicové systémy s procesorem v jenom programovatelném integrovaném obvodu (SOPC

Více

Stefan Ratschan. Fakulta informačních technologíı. Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti 1 / 16

Stefan Ratschan. Fakulta informačních technologíı. Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti 1 / 16 Modelování fyzikálního okoĺı Stefan Ratschan Katedra číslicového návrhu Fakulta informačních technologíı České vysoké učení technické v Praze 25. října 2011 Evropský sociální fond Praha & EU: Investujeme

Více

Struktura a architektura počítačů (BI-SAP) 4

Struktura a architektura počítačů (BI-SAP) 4 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 4 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Informační a komunikační technologie

Informační a komunikační technologie Informační a komunikační technologie 5. www.isspolygr.cz Vytvořil: Ing. David Adamovský Strana: 1 Škola Integrovaná střední škola polygrafická Ročník Název projektu 1. ročník SOŠ Interaktivní metody zdokonalující

Více

ŘÍDÍCÍ DESKA SYSTÉMU ZAT-DV

ŘÍDÍCÍ DESKA SYSTÉMU ZAT-DV ŘÍDÍCÍ DESKA SYSTÉMU ZAT-DV DV300 ZÁKLADNÍ CHARAKTERISTIKA Procesor PowerQUICC II MPC8270 (jádro PowerPC 603E s integrovanými moduly FPU, CPM, PCI a paměťového řadiče) na frekvenci 266MHz 6kB datové cache,

Více

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 2 KOMUNIKACE NAČIPU, LATENCE, PROPUSTNOST, ARCHITEKTURY doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních

Více

Technické podmínky měřící ústředny DISTA

Technické podmínky měřící ústředny DISTA Technické podmínky měřící ústředny DISTA Měřící ústředna DISTA je určena pro kontrolu stavu zabezpečovacích zařízení ve smyslu měření napětí stejnosměrných a střídavých, zjišťování izolačního stavu napěťových

Více

Testování a spolehlivost. 6. Laboratoř Ostatní spolehlivostní modely

Testování a spolehlivost. 6. Laboratoř Ostatní spolehlivostní modely Testování a spolehlivost ZS 2011/2012 6. Laboratoř Ostatní spolehlivostní modely Martin Daňhel Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Příprava studijního programu Informatika

Více

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 7 ČASOVÁNÍ A SYNCHRONIZACE TECHNICKÉHO VYBAVENÍ doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních

Více

Dispositifs à semiconducteurs. Circuits intégrés. Deuxième partie: Circuits intégrés digitaux

Dispositifs à semiconducteurs. Circuits intégrés. Deuxième partie: Circuits intégrés digitaux ČESKÁ NORMA MDT 621.382 Srpen 1994 Polovodičové součástky INTEGROVANÉ OBVODY Část 2: Číslicové integrované obvody ČSN IEC 748-2 35 8798 Semiconductor devices. Integrated circuits. Part 2: Digital integrated

Více

Programovatelná logika

Programovatelná logika Programovatelná logika Přehled historie vývoje technologie programovatelných obvodů. Obvody PLD, GAL,CPLD, FPGA Příklady systémů a vývojových prostředí. Moderní elektrotechnický průmysl neustále stupňuje

Více

Datové struktury 2: Rozptylovací tabulky

Datové struktury 2: Rozptylovací tabulky Datové struktury 2: Rozptylovací tabulky prof. Ing. Pavel Tvrdík CSc. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze c Pavel Tvrdík, 2010 Efektivní algoritmy

Více

Paměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš

Paměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš Paměťové prvky ITP Technika personálních počítačů Zdeněk Kotásek Marcela Šimková Pavel Bartoš Vysoké učení technické v Brně, Fakulta informačních technologií v Brně Božetěchova 2, 612 66 Brno Osnova Typy

Více

Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní

Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní Testování obvodů přístup k obvodům omezen porty / vývody In-Circuit Testery (Bed of Nails) Fine Pitch / MCM Multilayer Coating

Více

Vývoj řízený testy Test Driven Development

Vývoj řízený testy Test Driven Development Vývoj řízený testy Test Driven Development Richard Salač, Ondřej Lanč Fakulta jaderná a fyzikálně inženýrská České vysoké učení technické v Praze 23. - 30. 10. 2012 Obsah 1 Testování 2 Klasický přístup

Více

Detektor musí být umístěn v přímé viditelnosti na chráněnou skleněnou plochu.

Detektor musí být umístěn v přímé viditelnosti na chráněnou skleněnou plochu. FlexGuard Duální detektory tříštění skla FG - 715, FG - 730 Uživatelský návod Verze 1.1-1/2005 1. Úvod FG-715 a FG730 jsou duální detektory, které detekují tříštění skla na základě změn tlaku vzduchu (flex

Více

Kapitola 1. Signály a systémy. 1.1 Klasifikace signálů

Kapitola 1. Signály a systémy. 1.1 Klasifikace signálů Kapitola 1 Signály a systémy 1.1 Klasifikace signálů Signál představuje fyzikální vyjádření informace, obvykle ve formě okamžitých hodnot určité fyzikální veličiny, která je funkcí jedné nebo více nezávisle

Více

Univerzita Tomáše Bati ve Zlíně

Univerzita Tomáše Bati ve Zlíně Univerzita Tomáše Bati ve Zlíně Ústav elektrotechniky a měření Struktura logických obvodů Přednáška č. 10 Milan Adámek adamek@ft.utb.cz U5 A711 +420576035251 Struktura logických obvodů 1 Struktura logických

Více

Katalogový list Návrh a konstrukce desek plošných spojů. Obj. číslo: Popis. Ing. Vít Záhlava, CSc.

Katalogový list   Návrh a konstrukce desek plošných spojů. Obj. číslo: Popis. Ing. Vít Záhlava, CSc. Katalogový list www.abetec.cz Návrh a konstrukce desek plošných spojů Obj. číslo: 105000443 Popis Ing. Vít Záhlava, CSc. Kniha si klade za cíl seznámit čtenáře s technikou a metodikou práce návrhu od elektronického

Více

Pomocný zdroj VARIANT PS-06 DUO

Pomocný zdroj VARIANT PS-06 DUO PS-06 DUO manuál Pomocný zdroj VARIANT PS-06 DUO Popis Pomocný zdroj PS DUO je určen a vyvinut speciálně pro použití v systémech EZS. Jedná se o jedinečnou konstrukci dvou výkonných spínaných zdrojů pracujících

Více

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 2 METODY VERIFIKACE SYSTÉMŮ NA ČIPU II doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Architektura počítačů Agenda

Architektura počítačů Agenda Architektura počítačů Agenda http://d3s.mff.cuni.cz http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty faculty of of mathematcs

Více

Boundary scan Testování SoC a NoC

Boundary scan Testování SoC a NoC Boundary scan Testování SoC a NoC Testování a spolehlivost ZS 2011/2012, 7. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Evropský sociální fond

Více

Návrh čítače jako automatu

Návrh čítače jako automatu ávrh čítače jako automatu Domovská URL dokumentu: http://dce.felk.cvut.cz/lsy/cviceni/pdf/citacavrh.pdf Obsah ÁVRH ČÍTAČE JAO AUTOMATU.... SYCHROÍ A ASYCHROÍ AUTOMAT... 2.a. Výstupy automatu mohou být

Více

Pomocný zdroj VARIANT PS-06 DUO v2

Pomocný zdroj VARIANT PS-06 DUO v2 PS-06 DUO manuál Pomocný zdroj VARIANT PS-06 DUO v2 Popis Pomocný zdroj PS DUO je určen a vyvinut speciálně pro použití v systémech EZS. Jedná se o jedinečnou konstrukci dvou výkonných spínaných zdrojů

Více

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, 360 09 Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_13_HARDWARE_S1 Číslo projektu: CZ 1.07/1.5.00/34.1077

Více

Počítačové sítě I. 4. Fyzická vrstva sítí. Miroslav Spousta, 2004

Počítačové sítě I. 4. Fyzická vrstva sítí. Miroslav Spousta, 2004 Počítačové sítě I 4. Fyzická vrstva sítí Miroslav Spousta, 2004 1 Fyzická vrstva Připomenutí: nejnižší vrstva modelu ISO/OSI kabeláž, kódování přístupové metody Aplikační Prezentační Relační Transportní

Více

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu Předmět Ústav Úloha č. 10 BDIO - Digitální obvody Ústav mikroelektroniky Komplexní příklad - návrh řídicí logiky pro jednoduchý nápojový automat, kombinační + sekvenční logika (stavové automaty) Student

Více

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010 Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už

Více

Hardwarové zpracování obrazu

Hardwarové zpracování obrazu Hardwarové zpracování obrazu Cíle kapitoly: Zpracování obrazu na vývojové desce TI DaVinci řešící náročné výpočty v reálném čase 1 Teoretický úvod Prakticky můžeme zpracování obrazu rozdělit na zpracování

Více

Kódováni dat. Kódy používané pro strojové operace

Kódováni dat. Kódy používané pro strojové operace Kódováni dat Před zpracováním dat například v počítači je třeba znaky převést do tvaru, kterému počítač rozumí, tj. přiřadit jim určité kombinace bitů. Tomuto převodu se říká kódování. Kód je předpis pro

Více

Převodníky RS-232 na mnohavidové optické vlákno ELO E146, ELO E147. Uživatelský manual

Převodníky RS-232 na mnohavidové optické vlákno ELO E146, ELO E147. Uživatelský manual Převodníky RS-232 na mnohavidové optické vlákno ELO E146, ELO E147 Uživatelský manual 1.0 Úvod...3 1.1 Použití optického převodníku...3 2.0 Principy činnosti...3 3.0 Instalace...3 3.1 Připojení optické

Více

Informace, kódování a redundance

Informace, kódování a redundance Informace, kódování a redundance INFORMACE = fakt nebo poznatek, který snižuje neurčitost našeho poznání (entropii) DATA (jednotné číslo ÚDAJ) = kódovaná zpráva INFORAMCE = DATA + jejich INTERPRETACE (jak

Více

Výukový materiál Hardware je zaměřený především na výuku principů práce hardwaru a dále uvádí konkrétní příklady použití.

Výukový materiál Hardware je zaměřený především na výuku principů práce hardwaru a dále uvádí konkrétní příklady použití. Metodický list hardware Výukový materiál Hardware je zaměřený především na výuku principů práce hardwaru a dále uvádí konkrétní příklady použití. Postupuje od výčtu základních prvků, bez kterých se PC

Více

Způsoby realizace paměťových prvků

Způsoby realizace paměťových prvků Způsoby realizace paměťových prvků Interní paměti jsou zapojeny jako matice paměťových buněk. Každá buňka má kapacitu jeden bit. Takováto buňka tedy může uchovávat pouze hodnotu logická jedna nebo logická

Více

GENERÁTOR HLÍDACÍCH OBVODŮ PRO KOMUNIKAČNÍ PROTOKOLY XILINX FPGA

GENERÁTOR HLÍDACÍCH OBVODŮ PRO KOMUNIKAČNÍ PROTOKOLY XILINX FPGA GENERÁTOR HLÍDACÍCH OBVODŮ PRO KOMUNIKAČNÍ PROTOKOLY XILINX FPGA Martin Straka Informační technologie, 1. ročník, prezenční studium Školitel: Doc. Ing. Zdeněk Kotásek, CSc. Fakulta informačních technologií,

Více

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ MEII KOMBINAČNÍ LOGICKÉ OBVODY

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ MEII KOMBINAČNÍ LOGICKÉ OBVODY Projekt: ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ Téma: MEII - 5.4.1 KOMBINAČNÍ LOGICKÉ OBVODY Obor: Mechanik elektronik Ročník: 2. Zpracoval(a): Jiří Kolář Střední průmyslová škola Uherský Brod, 2010 Projekt je

Více

Disková pole (RAID) 1

Disková pole (RAID) 1 Disková pole (RAID) 1 Architektury RAID Základní myšlenka: snaha o zpracování dat paralelně. Pozice diskové paměti v klasickém personálním počítači vyhovuje pro aplikace s jedním uživatelem. Řešení: data

Více

PK Design. Modul USB2xxR-MLW20 v1.0. Uživatelský manuál. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (05.04.

PK Design. Modul USB2xxR-MLW20 v1.0. Uživatelský manuál. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (05.04. Modul USB2xxR-MLW20 v1.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (05.04.2007) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2 Použití modulu...4

Více

Sekvenční logické obvody

Sekvenční logické obvody Sekvenční logické obvody Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou Sekvenční obvody - paměťové členy, klopné obvody flip-flop Asynchronní klopné obvody

Více

Operační systémy 1. Přednáška číslo 10 26. 4. 2010. Struktura odkládacích zařízení

Operační systémy 1. Přednáška číslo 10 26. 4. 2010. Struktura odkládacích zařízení Operační systémy 1 Přednáška číslo 10 26. 4. 2010 Struktura odkládacích zařízení Základní pojmy Paměťové médium periferní zařízení nejvyšší důležitosti samotný OS je obvykle uložen na paměťovém zařízení.

Více

NEBEZPEČÍ KTERÁPŘEDSTAVUJE STATICKÁ ELEKTŘINA V LETECTVÍ

NEBEZPEČÍ KTERÁPŘEDSTAVUJE STATICKÁ ELEKTŘINA V LETECTVÍ NEBEZPEČÍ KTERÁPŘEDSTAVUJE STATICKÁ ELEKTŘINA V LETECTVÍ PŘI ÚDERU BLESKU DO LETADLA POŠKOZENÍ DRAKU LETADLA A AVIONIKY ROZDÍL POTENCIÁLŮ DESÍTKY AŽ STOVKY kv VYVOLÁ JISKROVÝ VÝBOJ VZNÍCENÍ PALIVA POŠKOZENÍ

Více

Disková pole (RAID) 1

Disková pole (RAID) 1 Disková pole (RAID) 1 Architektury RAID Důvod zavedení RAID: reakce na zvyšující se rychlost procesoru. Pozice diskové paměti v klasickém personálním počítači vyhovuje pro aplikace s jedním uživatelem.

Více

SČÍTAČKA, LOGICKÉ OBVODY ÚVOD TEORIE

SČÍTAČKA, LOGICKÉ OBVODY ÚVOD TEORIE SČÍTAČKA, LOGICKÉ OBVODY ÚVOD Konzultanti: Peter Žilavý, Jindra Vypracovali: Petr Koupý, Martin Pokorný Datum: 12.7.2006 Naším úkolem bylo sestrojit pomocí logických obvodů (tzv. hradel) jednoduchou 4

Více

TECHNOLOGICKÉ PROCESY PŘI VÝROBĚ POLOVODIČOVÝCH PRVKŮ I. APLIKACE LITOGRAFIE

TECHNOLOGICKÉ PROCESY PŘI VÝROBĚ POLOVODIČOVÝCH PRVKŮ I. APLIKACE LITOGRAFIE TECHNOLOGICKÉ PROCESY PŘI VÝROBĚ POLOVODIČOVÝCH PRVKŮ I. APLIKACE LITOGRAFIE Úvod Litografické technologie jsou požívány při výrobě integrovaných obvodů (IO). Výroba IO začíná definováním jeho funkce a

Více

Přenos signálů, výstupy snímačů

Přenos signálů, výstupy snímačů Přenos signálů, výstupy snímačů Topologie zařízení, typy průmyslových sběrnic, výstupní signály snímačů Přenosy signálů informací Topologie Dle rozmístění ŘS Distribuované řízení Většinou velká zařízení

Více

Podmínky pro hodnocení žáka v předmětu fyzika

Podmínky pro hodnocení žáka v předmětu fyzika Podmínky pro hodnocení žáka v předmětu fyzika Obecná pravidla: Při klasifikaci písemných prací bude brán jako zaklad tento klasifikační systém: pro stupeň výborný 100% až 90% chvalitebný do 70% dobrý do

Více

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní paměti Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní

Více

LOGICKÉ SYSTÉMY PRO ŘÍZENÍ

LOGICKÉ SYSTÉMY PRO ŘÍZENÍ ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická LOGICKÉ SYSTÉMY PRO ŘÍZENÍ Doc. Ing. Jiří Bayer, CSc Dr.Ing. Zdeněk Hanzálek Ing. Richard Šusta 2000 Vydavatelství ČVUT Předmluva Skriptum

Více

Podmínky pro hodnocení žáka v předmětu fyzika

Podmínky pro hodnocení žáka v předmětu fyzika Podmínky pro hodnocení žáka v předmětu fyzika Obecná pravidla: Při klasifikaci písemných prací bude brán jako zaklad tento klasifikační systém: pro stupeň výborný 100% až 90% chvalitebný do 70% dobrý do

Více

PK Design. Uživatelský manuál. Modul USB-FT245BM v2.2. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (7. 11.

PK Design. Uživatelský manuál. Modul USB-FT245BM v2.2. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (7. 11. Modul USB-FT245BM v2.2 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (7. 11. 04) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti modulu...4 2.2 Použití modulu...4

Více

Logická sonda do stavebnice. Milan Horkel

Logická sonda do stavebnice. Milan Horkel TTLPROBE MLB Logická sonda do stavebnice Milan Horkel Logická sonda v podobě modulu slouží k zobrazování logických stavů H a L a neurčitého stavu X TTL logiky na třech LED. Logická sonda zobrazuje krátké

Více

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student Předmět Ústav Úloha č. 9 BIO - igitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student Cíle Pochopení funkce obvodu pro odstranění zákmitů na

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

PK Design. Uživatelský manuál. Modul 4 LED displejů, klávesnice a LCD rozhraní v1.0. Přídavný modul modulárního vývojového systému MVS

PK Design. Uživatelský manuál. Modul 4 LED displejů, klávesnice a LCD rozhraní v1.0. Přídavný modul modulárního vývojového systému MVS Modul 4 LED displejů, klávesnice a LCD rozhraní v1.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (19.04.2005) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti

Více

Násobení. MI-AAK(Aritmetika a kódy)

Násobení. MI-AAK(Aritmetika a kódy) MI-AAK(Aritmetika a kódy) Násobení c doc. Ing. Alois Pluháček, CSc., 2011 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální fond Praha&

Více

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych. Projekt Pospolu Sekvenční logické obvody Klopné obvody Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych. Rozlišujeme základní druhy klopných sekvenčních obvodů: Klopný obvod

Více

Převodníky RS-232 na mnohavidové optické vlákno ELO E146, ELO E147. Uživatelský manuál

Převodníky RS-232 na mnohavidové optické vlákno ELO E146, ELO E147. Uživatelský manuál Převodníky RS-232 na mnohavidové optické vlákno ELO E146, ELO E147 Uživatelský manuál Bezpečnostní upozornění 1. Výrobce neodpovídá za možné poškození zařízení způsobené nesprávným používáním nebo umístěním

Více

Jak se vyrábí procesory Intel

Jak se vyrábí procesory Intel Jak se vyrábí procesory Intel autor: Václav Vlček, převzato z www.pctuning.cz Písek Křemík je hned po kyslíku druhý nejrozšířenější chemický prvek na zemi s přibližně 25% zastoupením. Písek a speciálně

Více

Přednáška. Úložiště dat: HDD, SDD, RAID, DAS, NAS, SAN. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Přednáška. Úložiště dat: HDD, SDD, RAID, DAS, NAS, SAN. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Přednáška Úložiště dat: HDD, SDD, RAID, DAS, NAS, SAN. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována

Více

Procesor EU peníze středním školám Didaktický učební materiál

Procesor EU peníze středním školám Didaktický učební materiál Procesor EU peníze středním školám Didaktický učební materiál Anotace Označení DUMU: VY_32_INOVACE_IT1.05 Předmět: Informatika a výpočetní technika Tematická oblast: Úvod do studia informatiky, konfigurace

Více

GFK-2005-CZ Prosinec Rozměry pouzdra (šířka x výška x hloubka) Připojení. Provozní teplota -25 C až +55 C. Skladovací teplota -25 C až +85 C

GFK-2005-CZ Prosinec Rozměry pouzdra (šířka x výška x hloubka) Připojení. Provozní teplota -25 C až +55 C. Skladovací teplota -25 C až +85 C Výstup 24 Vss, negativní logika, 0,5 A, 2 body Modul slouží pro výstup digitálních signálů 24 Vss. Specifikace modulu Rozměry pouzdra (šířka x výška x hloubka) Připojení 12,2 mm x 120 mm x 71,5 mm dvou-,

Více

2. Synchronní číslicové systémy

2. Synchronní číslicové systémy Fakulta informačních technologií MI-NFA, zimní semestr 2011/2012 Jan Schmidt EVROPSKÝ SOCIÁLNÍ FON PRAHA & EU: INVESTUJENE O VAŠÍ BUOUCNOSTI 2. Synchronní číslicové systémy 1 Podmínky korektní funkce hranového

Více

Procesor. Hardware - komponenty počítačů Procesory

Procesor. Hardware - komponenty počítačů Procesory Procesor Jedna z nejdůležitějších součástek počítače = mozek počítače, bez něhož není počítač schopen vykonávat žádné operace. Procesor v počítači plní funkci centrální jednotky (CPU - Central Processing

Více

Hardwarová realizace konečných automatů

Hardwarová realizace konečných automatů BI-AAG - Automaty a gramatiky Katedra teoretické informatiky ČVUT FIT 11.1.21 Co potřebujeme Úvod Potřebujeme: zakódovat vstupní abecedu, zakódovat stavy automatu, pamatovat si současný stav, realizovat

Více

Principy konstrukce rozvodů V/V sběrnic

Principy konstrukce rozvodů V/V sběrnic Principy konstrukce rozvodů V/V sběrnic Historie a současnost Rozvody tzv. sálových počítačů - výrazně delší kabely než v dnešních sestavách např. personálních počítačů, rozvody realizovány paralelně,

Více

OPS Paralelní systémy, seznam pojmů, klasifikace

OPS Paralelní systémy, seznam pojmů, klasifikace Moorův zákon (polovina 60. let) : Výpočetní výkon a počet tranzistorů na jeden CPU chip integrovaného obvodu mikroprocesoru se každý jeden až dva roky zdvojnásobí; cena se zmenší na polovinu. Paralelismus

Více

Pokročilé architektury počítačů

Pokročilé architektury počítačů Pokročilé architektury počítačů Architektura IO podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Co je úkolem? Propojit jednotlivé

Více

Ochrana před vznikem požáru od elektrické instalace pomocí proudových chráničů (RCD) a obloukových ochran (AFDD)

Ochrana před vznikem požáru od elektrické instalace pomocí proudových chráničů (RCD) a obloukových ochran (AFDD) Ochrana před vznikem požáru od elektrické instalace pomocí proudových chráničů (RCD) a obloukových ochran (AFDD) Ing. František Štěpán, Eaton Elektrotechnika s.r.o. Statistiky požárů od elektrických instalací

Více

Local Interconnect Network - LIN

Local Interconnect Network - LIN J. Novák Czech Technical University in Prague Faculty of Electrical Engineering Dept. Of Measurement Distributed Systems in Vehicles CAN LIN MOST K-line Ethernet FlexRay Základní charakteristiky nízká

Více

PDV /2018 Detekce selhání

PDV /2018 Detekce selhání PDV 08 2017/2018 Detekce selhání Michal Jakob michal.jakob@fel.cvut.cz Centrum umělé inteligence, katedra počítačů, FEL ČVUT Detekce selhání Systémy založeny na skupinách procesů cloudy / datová centra

Více

Podmínky pro hodnocení žáka v předmětu fyzika

Podmínky pro hodnocení žáka v předmětu fyzika Podmínky pro hodnocení žáka v předmětu fyzika Obecná pravidla: Při klasifikaci písemných prací bude brán jako zaklad tento klasifikační systém pro stupeň: výborný 100% až 90% chvalitebný do 70% dobrý do

Více

Řídící jednotka pro 2 čtečky SL20

Řídící jednotka pro 2 čtečky SL20 Řídící jednotka pro 2 čtečky SL20 Návod pro instalaci Verze hardware SL20.3 od verze firmware: 2.67 Popis SL20 v2.67.doc - strana 1 (celkem 12) Popis funkce SL20 je sběrnicová jednotka pro ovládání dvou

Více

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 6 PROGRAMOVÁNÍ PRO REÁLNÝ ČAS doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v

Více