2. Synchronní číslicové systémy

HTML
DOWNLOAD

Rozměr: px

Začít zobrazení ze stránky:

Download "2. Synchronní číslicové systémy"

Veronika Doležalová
před 6 lety
Počet zobrazení:

1 Fakulta informačních technologií MI-NFA, zimní semestr 2011/2012 Jan Schmidt EVROPSKÝ SOCIÁLNÍ FON PRAHA & EU: INVESTUJENE O VAŠÍ BUOUCNOSTI 2. Synchronní číslicové systémy 1

2 Podmínky korektní funkce hranového klopného obvodu předstih přesah

3 Princip časové analýzy původní podnět t t + t setup < t C +t t > t C +t hold t C Předpokládáme, že společný podnět existuje Ne-li, viz závěr přednášky Nejhorší případ Obvykle t zahrnuje zpoždění předchozího klopného obvodu, t > t hold a pro t C =0 druhá podmínka platí

4 Synchronní systém t 1 t d t 2 kombinační logika kombinační logika Jak rozdělit t mezi t 1, t d, t 2?

5 Hodinové domény synchronní obvod synchronní obvod

6 Hodinové domény bez fázového vztahu samostatné oscilátory

7 Hodinové domény ve fázovém vztahu

8 Přechod mezi hodinovými doménami ve fázovém vztahu

9 Hodinové domény ve fázovém vztahu - příklad X X Y Y _S RYCHLÁ POMALÁ

10 X X Y Y Časování Y, X _S _S Y Časová nerovnost vztažena k periodě hodin rychlé domény. otyčná kombinační logika je také v rychlé doméně. X t CS + t C + t YX + t setup < t

11 Časování Y, X - cesty X X Y Y _S

12 X X Časování X, Y Y Y _S _S X Y má se Y měnit před nebo po aktivní hraně _S?

13 Rekonvergentní cesty X X Y Y _S nebo t C + t XY + t setup < t CS t C + t XY + t hold > t CS zanedbáváme zpoždění vodičů a fázovou nejistotu hodin

14 Realizace časových nerovností t C + t XY + t setup < t CS t C + t XY + t hold > t CS pro všechny možné odchylky výrobní technologie, všechna napájecí napětí a všechny teploty Některá implementační prostředí nemohou zaručit minimální zpoždění dané cesty. FPGA: obvody novějších sérií mohou být vyrobeny rychlejší technologií.

15 Časování X, Y X X Y Y odpovídá pomalé doméně, kde se logika nachází _S _S X Y Y pěkný, jenže X t C + t XY + t setup < t CS + t _S

16 Časování X X Y Y CE _S

17 Časování - finále X X Y Y CE EN_S RYCHLÁ _S POMALÁ

18 ekompozice hodinové domény v samostatném bloku, jejich synchronizátory samostatně oddělit kritickou a nekritickou logiku atd. (atributy bloku, vývodu) držet spolu registr a budicí logiku (nedělit kombinační obvod na dvě části) generátory (hradlovaných) hodin v jednom bloku

19 Přechod mezi asynchronními hodinovými doménami

20 Podmínky korektní funkce hranového klopného obvodu předstih přesah

21 Jestliže podmínky nebyly splněny... normální odezva rozpoutalo se peklo a bůh si zakryl tvář kolísavá odezva abnormálně zpožděná odezva

22 Skutečné měření, 1Gs/s

23 Metastabilitní charakteristiky 100 let MTBF 1 rok čas odeznění 1s 2 ns 4 ns tolerovaný čas odeznění

24 Synchronizér asynchronní vstup větvení nepřípustné (každý příjemce interpretuje jinak) zpoždění o 1 periodu hodin vytváří tolerované odeznění; není-li nutná celá, lze i kombinační obvod

25 Je-li signálů více, nestačí to X X FFX0 X FFX1 Y Y Y FFY0 FFY1 X a Y se z 0 do 1 změní současně, v okolí hrany FFX0 změnu zachytí, FFY0 ne na X & Y vidíme posloupnost 00, 10, 11

26 Přechod více signálů atové signály jsou synchronizovány řídícími signály Protokol řídících signálů je navržen tak, aby se měnil vždy jen jeden Jednosměrný protokol Obousměrný protokol (handshake) Fronta s nezávislými rozhraními

27 Jednosměrný protokol A ATA STROBE BATA B A ATA STROBE B BATA

28 Konstrukce protokolu - zjednodušeno 1. 2a. tolik period A, aby > než perioda B 2b. 2 periody B 3a. nejbližší hrana A 3b. nejbližší hrana A A ATA STROBE B BATA

29 Konstrukce protokolu komu je to málo, přidá si nejistotu hodin - rozptyl zpoždění Signál ATA může mít větší nebo menší zpoždění než signál STROBE Kde není zaručeno min. zpoždění, je rozptyl roven max. zpoždění Rezerva na začátku a konci platnosti ATA musí být větší než rozptyl A ATA STROBE B BATA

30 Poznatky o přechodu mezi hodinovými doménami Přechod vždy vnáší nezanedbatelné zpoždění (latenci) Na velikost latence má vliv rozptyl zpoždění Statická časová analýza nemá dost informací (např. algoritmus generování STROBE, ATA), aby zaručila správnost přechodu (nicméně nástroje pro verifikaci přechodu existují)

31 A ATA STROBE B BATA BACK vousměrný protokol Používá se, jsou-li frekvence srovnatelné Existuje varianta, kde každá hrana STROBE a ACK má stejný význam událost se sděluje jakoukoli změnou signálu; časté v protokolech periferií

Podobné dokumenty

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 2 KOMUNIKACE NAČIPU, LATENCE, PROPUSTNOST, ARCHITEKTURY doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních