Sekvenční obvody

Transkript

1

2 MH1 MH3 Vyučující: Zdeněk Plíva Miroslav Holada Leoš Petržílka EM-intro

3 Snímek 2 MH1 přidal jsem fotku ;-) (svoji - aktuální 2020) Miroslav Holada; MH3 Kontakt na mne: tel. školní GSM: a mail: miroslav.holada@tul.cz Miroslav Holada;

4 Přehled info-markerů Informace obsažené ve slajdech přednášek jsou různě důležité pro různé studijní obory a zaměření. Na některých slajdech může být značka, která informuje o významnosti a důležitosti prezentované informace. důležité - vyžadováno u zkoušky informativní slajd s "doplňkovou" informací Pokud slajd není označen, tak je jeho důležitost střední (tj. Něco mezi důležitým a informativním). základní znalosti z předchozího studia (fyziky) zásadní informace pro pochopení další látky *zip Aktivní součástky

5 Rozdělení pamětí Návrh synchronních sekvenčních obvodů Aplikačně specifické obvody Jazyky pro popis chování obvodů *zip

6 Rozdělení pamětí Podle uchování obsahu volatilní - po odpojení napájecího napětí ztrácí svůj původní obsah (závislé na nap. napětí) nonvolatilní - jsou nezávislé na napájecím napětí. 5

7 Volatilní paměti = při ztrátě napájení ztratí obsah, t.j. po přivedení napájení náhodný obsah zápis stejně rychlý jako čtení neomezený počet cyklů zápisu SRAM do 16 MB - klopný obvod z 6 tranzistorů - zanedbatelná klidová spotřeba; rychlé DRAM do 128 MB - paměťový kondenzátor (<< 1 pf): 0 = vybitý, 1 = nabitý + tranzistorový spínač (vyšší integrace) nutné dobíjení (refresh) periodicky po několika ms (pomocné obvody) - pomalejší, vyšší spotřeba 6

8 Nevolatilní paměti Speciální nevolatilní při ztrátě napájení se obsah neztrácí, jinak jako SRAM FRAM (Ferroelectric RAM) - změna polohy atomu uvnitř krystalu elektrickým polem - rychlé jako SRAM; vysoká integrace jako DRAM, zatím malé kapacity NV SRAM (Nonvolatile SRAM, Battery-backed SRAM) - vestavěná baterie, velkokapacitní C. akumulátor zálohuje napájení 7

9 Nevolatilní paměti = při ztrátě napájení se obsah neztrácí zápis řádově pomalejší než čtení omezený počet cyklů zápisu ROM (Read Only Memory) - programována maskou u výrobce, nelze změnit; pro hromadné aplikace (generátory znaků, melodií,...) PROM (Programmable ROM) propojky n. OTP EPROM, jednou programovatelná za jednotky minut zvýšeným napětím v programátoru (u uživatele) EPROM (Erasable PROM) vymazatelné UV zářením přes okénko ( drahé pouzdro), ca 10 2 cyklů, do 512 KB EEPROM (Electrically EPROM) i mazání jen zvýšeným napětím (v programátoru nebo v systému), až 10 7 cyklů za desítky sekund; podle typu přepis po slovech, mazání po stránkách nebo celá paměť Flash (EEPROM) zápis i mazání prováděn po blocích, mazání je velmi rychlé (mžikové), až 10 5 cyklů, větší integrace do 256 MB 8

10 Rozdělení pamětí Podle způsobu obnovy informace statické - informace zůstává uchována bez obnovování, (vyšší cena ) dynamické - informace se musí periodicky obnovovat cyklem čtení, náročnější na řídící logiku 9

11 Další dělení pamětí Podle fyz. principu uložení informace magnetické - magnetické vlastností materiálu, směr magnetizace. optické - optických vlastností materiálu, (odraz světla) magnetooptické světelným paprskem (laser) se mění magnetické vlastnosti materiálu feritové - feritové jádro (rozměr cca 0,8 mm), magnetická orientace se překlápí proudovým impulsem (zastaralé) polovodičové - polovodičové tranzistory (TTL, CMOS) 10

12 Další dělení pamětí Podle mechanického provedení: pásková paměť disková paměť disketa CD-ROM, DVD flash paměť SIMM, DIMM... 11

13 Rozdělení pamětí Podle přístupu k jedn. buňkám adresovatelné RAM - paměť s libovolným přístupem; doba přístupu k obsahu není závislá na umístění (adrese) SAM - paměť se sekvenčním přístupem, doba přístupu k obsahu je závislá na umístění, například páska asociativní adresovaná obsahem, adresou je klíčová hodnota ukládaná s informací 12

14 Rozdělení pamětí Podle možnosti změny obsahu RWM (Read Write Memory) - paměť pro opakovaný zápis i čtení ROM (Read Only Memory) - paměť pouze pro čtení, informace je uložena jednorázově při výrobě WOM (Write Only Memory) - při provozu jen pro zápis, informace je čtena jednorázově na konci provozního cyklu - např. tzv. černá skříňka Pozor: Výraz RWM-RAM se nevžil a místo něj se běžně používá označení RAM, Ani výraz ROM-RAM se nevžil a používá se označení ROM 13

15 Další dělení pamětí Podle úlohy při výpočetním procesu: vnitřní vnější vyrovnávací zásobníkové paměti typu fronta 14

16 Další dělení pamětí Podle určení: Registry procesoru - paměť s velmi malou kapacitou, rychlá stejně jako procesor, součást čipu procesoru, který ji používá pro uchovávání operandů a výsledků aritmetických a logických operací Operační paměť - vnitřní paměť pro práci procesoru počítače, rychlá, ale podstatně pomalejší než procesor Cache - rychlá vyrovnávací paměť s malou kapacitou, rychlost srovnatelná s procesorem Vnější paměť - pro dlouhodobé a bezpečné uložení souborů počítače, velká kapacita, malá rychlost 15

17 Uspořádání pamětí Integrovaná paměť = paměťové buňky s pomocnými obvody př. SRAM 4096 b, t.j. 12bitová adresa; uspořádání po 1 b 16

18 Uspořádání pamětí 128K (16,384 x 8), 256K (32,768 x 8) 17

19 Uspořádání pamětí Délka slova: 1, 4, 8, 16 bitů ROZHRANÍ paralelní - bity adresní (dle počtu buněk) - bity datové (dle šířky slova) - řídicí signály CS (Chip Select), RD, WR Rychlost přístupu s Sériové sběrnice: SPI 4 linky až 33 Mb/s I 2 C 2 linky až 400 kb/s Po 1 datovém vodiči se přenáší příkazy, adresa i data postupně. 18

20 Sekvenční automaty V Příklad: A, B = 1 pod vodou A, B = 0 na suchu B A V = 0 voda neteče V = 1 voda teče 19

21 Sekvenční automaty V B A A B V RS Kde S = /A 1 0 V ?? 20

22 Sekvenční automaty V B A řešení TF na tabuli 21

23 Sekvenční automaty V B A řešení TF na tabuli *zip

24 Sekvenční automaty V B V = A + V-1.B V = A. V-1.B řešení TF na tabuli *zip A 23

25 Sekvenční automaty VA 1 & 1 V B 1 V = A + V-1.B V = A. V-1.B řešení TF na tabuli *zip B & A 24

26 Sekvenční automaty AB 11 V B A S1 S S1 V = 1 S2 V = 0 25

27 Sekvenční automaty S1 00 S S1 V = 1 S2 V = 0 B A S2 S1 S2 S2 X Tabulka přechodů S1 S1 S1 S2 X Tabulka výstupů V X X B A 26

28 Sekvenční automaty V X X B A V + = A + V.B A 1 1 & V V + = A. V.B B 1 & 27

29 Sekvenční automaty příklad: sestavte čítač mod 5 S 0 S 1 Stav Kód S 4 S 3 S 2 S S S S S

30 Sekvenční automaty S 0 S 1 Čítač mod 5 s ENable S 4 S S EN = 0 spi EN = 1 čítej 29

31 Sekvenční automaty S 4 S S 1 10 S 2 Čítač mod 5 s Enable a s RES S EN = 0 spi EN = 1 čítej RES = 1 S0 RES = 0 čítej 30

32 Sekvenční automaty S 5 S 6 S S 4 S S 1 10 S 2 Čítač mod 5 s Enable a s RES nevyužité 00 stavy 10 S Stav Kód S S S

33 Sekvenční automaty Příklad: Navrhněte synchronní sekvenční obvod se dvěma vstupy X1 a X2 a s výstupem Z. Obvod porovnává dvě sériově vstupující slova. Když se na vstupech zároveň objeví shodné posloupnosti o délce alespoň 3 bitů, výstup Z se nastaví do log.1. Výstup Z se navrátí do log.0 s první rozdílnou dvojicí bitů na vstupech. 32

34 Sekvenční automaty X1,X A B C D Stav kód Z A 00 0 B 01 0 C 10 0 D

35 Sekvenční automaty Příklad: Navrhněte synchronní sekvenční obvod se vstupem X a s výstupem Z. Obvod porovnává bity vstupujícího slova. Výstup Z = log.1 pouze tehdy, když se na vstupu objeví posloupnost 1011 nebo1001. Výstup Z se navrátí do log.0 s první další 0 na vstupu X. 34

36 Sekvenční automaty X A B C D E P G 1 1 F

37 Sekvenční automaty Stav kód Z A B C D E F G P

38 Příklad: Sekvenční automaty Navrhněte čtyřstavový cyklický čítač pro čítání nahoru a dolů (vpřed a vzad). Čítač je řízen hodinovým signálem, signálem pro směr čítání Dir a nulovacím synchronním signálem Reset. 37

39 Sekvenční automaty D, R A 10 B 00 D C 00 Stav kód A 00 B 01 C 10 D 11 38

40 Realizace obvodů stavebnice univerzálních obvodů - paralelní funkce drátovým (DPS) propojením univerzálních IO - funkce základní (OZ, hradla, registry,...) i specializované (potlačovač šumu, kompletní čítač,...) pevně zapojené obvody s programovatelným nastavením (konfigurací) - audio a video, složité ADC, interface P,... mikroprocesory/mikrořadiče - sekvenční vykonávání instrukcí programu z externí/interní paměti ASIC (Application Specific Integrated Circuit) = aplikačně specifické IO - číslicové i analogové zakázkové a polozakázkové IO - funkce propojovací maskou programovatelné - paralelní funkce programovatelnou konfigurací uvnitř IO PLD (PROM, PAL, FPLA), CPLD, FPGA 39

41 Aplikačně specifické obvody ASIC obvody 40

42 Dělení IO podle způsobu funkce analogové (lineární) číslicové (logické) podle stupně integrace SSI, MSI, LSI, VLSI, podle technologie monolitické (bipolární, unipolární) hybridní (tlustovrstvé, tenkovrstvé, multičipové, kombinované) podle charakteru aplikace standardní (s pevnou nebo programovatelnou strukturou) aplikačně specifické 41

43 Důvody vzniku a rozvoje ASIC roste hustota integrace (obvody VLSI) roste velikost systémů na čipu drahý vývoj, nutné velké série dostatečně univerzální IO nutné zlevnit vývoj zkrácení návrhu, zmenšení pracnosti ekonomičnosti se dosahuje obvodem přesně přizpůsobeným účelu návrh IO se přesouvá k zákazníkovi oddělení návrhového a výrobního procesu nutnost přesně definovat rozhraní vzniká skupina systémových inženýrů různých oborů 42

44 Dělení ASIC ASMIC (Application Specific Microcomputer) ASSP (Application Specific Standard Product) hromadně vyráběné pro speciální použití ASCP (Application Specific Custom Product) Zakázkové (Custom ICs) podle uživatele se navrhují se všechny masky technologického procesu Polozakázkové (Semi-custom ICs) podle uživatele se navrhují pouze propojovací masky Programovatelné (Programmable ICs) uživatel sám programuje funkci (např. přerušováním propojek) Vnořená pole (Embedded Arrays) kombinace zakázkových a polozakázkových technik 43

45 Zakázkové IO Standardní buňky (Standard Cell) číslicové FB jsou rozmisťovány na čipu do řad (sloupců), mezi kterými je pak realizováno propojení Standardní bloky obdoba standardních buněk v analogové oblasti Parametrizované FB (Funkční Blok) v dané struktuře obvodů lze měnit a nastavovat hodnoty parametrů pasivních i aktivních prvků Plně zakázkové IO neomezují návrháře knihovnou FB (obvodovou strukturou) nejlepší funkční parametry náročné na zkušenost, vývoj, cenu 44

46 Polozakázkové IO Hradlová pole (Gate Array) pravidelná, předem pevně definovaná, maticová struktura Analogová lineární pole předem připravený sortiment nepropojených aktivních a pasivních součástek Analogová pole obvodů (pole funkčních bloků) soubor nepropojených standardních analogových FB a dalších aktivních a pasivních součástek lepší elektrické parametry (předem optimalizováno) 45

47 Analogová pole Spínané kapacitory nahrazují proměnný odpor. R = 1/(f.C) Spínače řízeny číslicovými signály z okolních obvodů 46

48 (Field Programmable Logic Device) Programovatelné zakázkové IO 47

49 Dělení FPLD PLD (Programmable Logic Device) popř. Simple PLD (SPLD), Erasable PLD (EPLD) pevně daná struktura typu: vstup - pole AND - pole OR - výstup PROM (Programmable Read Only Memory) PAL (Programmable Array Logic) GAL (Generic Array Logic) FPLA (Field Programmable Logic Array) CPLD (Complex PLD) složitější architektury vycházející z PLD (vrstevnaté, s propoj. maticí,...) FPGA (Field Programmable Gate Array) pravidelná struktura programovatelných logických bloků s vodorovnými či svislými propojovacími linkami a propojovacími maticemi 48

50 Principy obvodů PLD Symbolika značení Příklad realizace funkce XOR 49

51 Obvody PROM programovatelné pole OR počet programovatelných bodů: N = m.2 n EEPROM (Electrically Erasable PROM) použití jako paměť konstant m počet vstupů n počet bitů paměti 50

52 Obvody PAL programovatelné pole AND počet programovatelných bodů: N = 2.m.k.n omezený počet součinových termů k (na 1výstup) na výstupu mohou obsahovat klopné obvody m počet vstupů n počet výstupů 51

53 Obvody FPLA programovatelné pole AND i OR, málo používané počet programovatelných bodů: N = m.k + 2k.n odstraňuje omezení v počtu součinových termů m počet vstupů n počet výstupů 52

54 Obvody FPGA obsahuje univerzální logické bloky + propojovací systém vyšší hustota integrace vůči PLD popis funkce většinou na vyšší úrovni abstrakce (VHDL) 53

55 Obvody FPGA 54

56 Obvody FPGA (isplsi-2k) zpoždění signálu 55

57 Obvody FPGA (Xilinx) Řada Spartan až 40K hradel paměť RAM 5 a 3,3V DLL (Delay Locked Loop) Embedded array of RAM 56

58 Metodika návrhu obvodů PLD definice funkce logické rovnice stavový diagram pravdivostní tabulka indexové rovnice generování logických funkcí výběr obvodu PLD simulace funkce generace JEDEC souboru programování testování 57

59 Jazyky HDL HDL (Hardware Description Language) jazyk pro vstupní popis logických obvodů pomocí rovnic, pravdivostních tabulek a stavových diagramů není standardizováno (Abel-HDL, Altera- HDL, ) VHDL (Very High Speed Integrated Circuits HDL) + Verilog HDL popis chování složitých systémů nezávislé na budoucí technologii realizace vhodné pro návrh metodou shora-dolů standardy IEEE 58

60 Příklad souboru HDL MODULE citac TITLE Desitkovy citac DECLARATIONS clock, reset PIN ; q3, q2, q1, q0 PIN 17,16,15,14 ISTYPE reg ; citac = [q3.. q0] ; EQUATIONS citac := (citac + 1) & (citac < 9) & (!reset) ; citac.clk = clock ; TEST_VECTORS ( [clock,reset] -> citac ) [.c., 1 ] -> 0 ; [.c., 0 ] -> 1 ; END 59

61 Příklad 00/1 01/1 11/1 Realizujte automat s následujícím grafem 10/0 10/1 01/1 11/1 00/0 S0/1 S 0 S1/0 01/1 11/1 10/0 01/1 11/1 01/1 11/1 S 4 S 2 S4/0 00/0 10/0 10/0 S3/0 S 3 00/0 S2/0 00/0 60

62 STATE_DIAGRAM sreg " stavový diagram automatu STATE reset: IF vstup==2 THEN S1 ELSE S0 ; " při vstupu=2, jdi na stav S1, jinak na S0 STATE S0: IF vstup==2 THEN S1 ELSE S0 ; STATE S1: IF vstup==0 THEN S1 ELSE IF vstup==2 THEN S2 ELSE S0 ; STATE S2: IF vstup==0 THEN S2 ELSE IF vstup==2 THEN S3 ELSE S0 ; STATE S3: IF vstup==0 THEN S3 ELSE IF vstup==2 THEN S4 ELSE S0 ; STATE S4: IF vstup==0 THEN S4 ELSE S0 ; 61

63 Děkuji za pozornost Zdeněk Plíva Tel.: