Typy a použití klopných obvodů Klopné obvody s hodinovým vstupem mění svůj stav, pokud hodinový vstup má hodnotu =. Přidáním invertoru před hodinový vstup je lze upravit tak, že budou měnit svůj stav tehdy, když hodinový vstup bude mít hodnotu =. Zda je obvod aktivní při hodinovém vstupu rovném nebo nule, lze vytušit z jeho schématické značky: Obvod je aktivní při = Obvod je aktivní při = Klopné obvody typu latch eagují na změny na svých vstupech po celou dobu trvání hodinového pulsu. Pokud mají latch klopné obvody pracovat korektně, je třeba, aby po ustálení hodnot na jejich vstupech se již hodnota jejich vstupů po celou dobu trvání hodinového pulsu neměnila. Klopné obvody typu latch a z nich vytvořené registry se většinou používají jen jako vyrovnávací paměti. ejich použití je možné tehdy, když data, která se mají do registru zapsat, jsou doprovázena signálem, který se obvykle označuje jako strobe nebo enable. Musí být přitom zaručeno, že během trvání tohoto signálu, který je přiveden na hodinový vstup obvodu, jsou zapisovaná data na vstupu obvodu po celou dobu platná. Klopné obvody typu flip-flop Flip-flop obvody reagují na změny na svých vstupech (mění svůj výstup) pouze během náběžné nebo sestupné hrany hodinového pulsu (). náběžná sestupná - -
Funkce flip-flop obvodu závisí na tvaru hodinových pulsů. Aby obvod fungoval, musí být vzestupná hrana hodinových pulsů dostatečně strmá. Změna při náběžné hraně Změna při sestupné hraně Tyto problémy by nenastaly, kdyby byla u klopných obvodů výrazněji oddělena fáze načtení vstupu a přenesení odezvy na výstup. Proto se konstruují tzv. master-slave obvody. Klopné obvody typu master-slave Master-slave obvod si nejdříve během náběžné hrany hodinového pulsu načte vstupní hodnoty a pak teprve během sestupné hrany hodinového pulsu změní svůj výstup. Použití klopných obvodů egistr egistr slouží jako rychlá paměť, skládá se z - nebo klopných obvodů. o n bitového registru lze uložit binární kódové slovo délky n. Každý klopný obvod uloží jeden bit vstupní informace. Vstup se zapisuje do všech klopných obvodů zároveň a zápis je řízen řídícím signálem. zápis vstup výstup - -
4-bitový registr LOA LOA x y x y x y x y x y y x x y y x Pokud je LOA =, stav klopných obvodů se nemění. Pokud je LOA =, dojde k zápisu x x Posuvný registr Posuvný registr je vytvořený z - klopných obvodů typu flip-flop. Vždy při náběžné hraně hodinového pulsu dojde k přenosu obsahu klopných obvodů o jedno místo vpravo a do prvního obvodu vlevo se načte hodnota vstupu x. Pro korektní funkci musí být zpoždění uvnitř klopného obvodu větší než doba trvání náběžné hrany hodinového pulsu. x 4 y 4 - -
Na vstup X jsou přiváděny postupně hodnoty: x, x, x, x 4 Výstupy obvodů,,, 4 =Y uvádí tabulka: X 4 =Y. x x - - -. x x x - -. x x x x - 4. x 4 x 4 x x x ymbol značí náběžnou hranu hodinového pulsu Po čtvrté náběžné hraně je posuvný registr naplněn hodnotami x, x, x, x 4. Posuvný registr slouží tedy pro zápis sekvenčně zadávaných hodnot do paměti. Asynchronní čítač / dělič frekvence Asynchronní čítač se obvykle realizuje pomocí -K klopných obvodů typu masterslave. Na vstupech, K je udržována. Čítané pulsy jsou přiváděny na hodinový vstup prvního klopného obvodu. o o o čítané pulsy K K K C r C r C r +V C reset Klopné obvody načítají své vstupy, K při náběžné hraně hodinového pulsu a odezvu přenesou na výstup při jeho sestupné hraně. Pokaždé, když na jejich hodinový vstup přijde puls, klopné obvody se překlopí (změní hodnotu svého výstupu na opačnou, protože = K = ). - 4 -
Výstupy obvodů =O, =O, =O uvádí tabulka: poč. reset.... 4... 4. 6.. 6. 8. 4.. 9... ymbol značí sestupnou hranu hodinové ho pulsu x Z tabulky je patrné, že vybraný obvod realizuje čítání modulo 8 (opakovaně od do ). Na výstupech O, O a O dostáváme rovněž symetrické obdélníkové pulsy, ale jejich perioda je x, 4x a 8x větší. Obvod může tedy pracovat jako dělič základní frekvence f lze odvodit f / (O ), f /4 (O ) a f /8 (O ). pořadí pulsu 4 6 8 9 načítané pulsy o o o hodnota čítače 4 6 - -