Koncept pokročilého návrhu ve VHDL. INP - cvičení 2

Save this PDF as:
 WORD  PNG  TXT  JPG

Rozměr: px
Začít zobrazení ze stránky:

Download "Koncept pokročilého návrhu ve VHDL. INP - cvičení 2"

Transkript

1 Koncept pokročilého návrhu ve VHDL INP - cvičení 2

2 architecture behv of Cnt is process (CLK,RST,CE) variable value: std_logic_vector(3 downto 0 if (RST = '1') then value := (others => '0' elsif (CLK'event and CLK = '1') then if CE='1' then value := value + 1; DOUT <= value; end behv; Ještě k problematice proměnná vs. signál architecture Citac_arch of Citac is signal value: std_logic_vector(7 downto 0 process (CLK,RST,CE) if RST = '1' then value <= (others => '0' elsif CLK'event and CLK = '1' then if CE='1' then value <= value + 1; DOUT <= value; end architecture Citac_arch;

3 Obvodová realizace algoritmů Specifikace algoritmu (slovní popis, diagram apod.) Dekompozice, identifikace funkčních bloků Blokové schéma, schéma zapojení, RTL Popis pomocí VHDL Syntéza obvodu (automatizováno)

4 Modelování komplexních obvodů Strukturní popis Využití konstrukce VHDL component Instance komponent a jejich propojení pomocí signálů (konstrukce port map) Komponenta jako ``black box Behaviorální popis Popis algoritmů funkčních bloků (procesy) Komunikace (propojení) procesů přes signály Kombinace předchozích Komponenty, instance komponent, procesy, signály

5 Příklad: iterační součet posloupnosti Čítač (Cnt) generuje adresy celého rozsahu paměti (Mem) Hodnoty (val) z paměti jsou sčítány sčítačkou (Add) a mezivýsledek uchován v registru (Reg) Signál stop, zabraňující přepsání finálního výsledku v Reg, je aktivován po vygenerování nejvyšší adresy paměti addr Cnt Signál CLEAR v log. 1 způsobí nulování Mem registru a čítače CLK synchronizuje činnost sekvenčních obvodů čítače a registru Po kompletním průchodu pamětí obsahuje Reg (a jeho výstup signál SUM) součet stop val Add reg_out všech jejích hodnot add_out CLEAR CLK Reg SUM

6 Model sčítačky (Add) library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity Add is A: in std_logic_vector(7 downto 0 B: in std_logic_vector(7 downto 0 RES: out std_logic_vector(7 downto 0) end Add; architecture behav_add of Add is RES <= A + B; end behav_add; CLEAR CLK Cnt Mem A B Add Res Reg SUM

7 Model čítače (Cnt) entity Cnt is CLK: in std_logic; CLEAR: in std_logic; CNT: out std_logic_vector(2 downto 0 STOP: out std_logic end Cnt; architecture behav_cnt of Cnt is cnt_proc: process(clk, CLEAR) variable cnt_val: std_logic_vector(2 downto 0 STOP <= '0'; if CLEAR = '1' then cnt_val := "000"; elsif CLK'event and CLK = '1' then if cnt_val < "111" then cnt_val := cnt_val + 1; else STOP <= '1'; CLEAR CLK CNT <= cnt_val; end behav_cnt; Cnt CNT STOP Mem Add Reg SUM

8 Model paměti (Mem - ROM) entity Mem is ADDR: in std_logic_vector(2 downto 0 VAL: out std_logic_vector(7 downto 0) end Mem; architecture behav_mem of Mem is mem: process(addr) case ADDR is when "000" => VAL <= " "; when "001" => VAL <= " "; when "010" => VAL <= " "; when "011" => VAL <= " "; when "100" => VAL <= " "; when "101" => VAL <= " "; when "110" => VAL <= " "; when "111" => VAL <= " "; when others => VAL <= " "; end case; CLEAR end behav_mem; CLK Cnt ADDR Mem VAL Add Reg SUM

9 Model registru (Reg) entity Reg is CLK: in std_logic; CLEAR: in std_logic; W_PROTECT: in std_logic; DIN: in std_logic_vector(7 downto 0 DOUT: out std_logic_vector(7 downto 0) end Reg; architecture behav_reg of Reg is Cnt Mem reg: process(clk, CLEAR) if CLEAR = '1' then DOUT <= X"00"; -- hexadecimalni zapis elsif CLK'event and CLK = '1' and W_PROTECT = '0' then DOUT <= DIN; CLEAR end behav_reg; CLK W_PROTECT Add DIN Reg DOUT SUM

10 entity Acc is CLK: in std_logic; CLEAR: in std_logic; SUM: out std_logic_vector(7 downto 0) end Acc; architecture behav_acc of Acc is component Add is A: in std_logic_vector(7 downto 0 B: in std_logic_vector(7 downto 0 RES: out std_logic_vector(7 downto 0) end component; component Cnt is CLK: in std_logic; CLEAR: in std_logic; CNT: out std_logic_vector(2 downto 0 STOP: out std_logic end component; component Mem is ADDR: in std_logic_vector(2 downto 0 VAL: out std_logic_vector(7 downto 0) end component; component Reg is CLK: in std_logic; CLEAR: in std_logic; W_PROTECT: in std_logic; DIN: in std_logic_vector(7 downto 0 DOUT: out std_logic_vector(7 downto 0) end component; signal addr: std_logic_vector(2 downto 0 signal val: std_logic_vector(7 downto 0 signal add_out: std_logic_vector(7 downto 0 signal reg_out: std_logic_vector(7 downto 0 signal stop: std_logic; add_inst: Add port map(a => val, B => reg_out, RES => add_out mem_inst: Mem port map(addr => addr, VAL => val cnt_inst: Cnt port map(clk, CLEAR, addr, stop reg_inst: Reg port map(clk, CLEAR, stop, add_out, reg_out SUM <= reg_out; end behav_acc; CLEAR CLK Acc strukturně Cnt addr stop Mem val Add Reg SUM reg_out add_out

11 Acc behaviorálně entity Acc is CLK: in std_logic; CLEAR: in std_logic; SUM: out std_logic_vector(7 downto 0) end Acc; architecture behav_acc of Acc is signal addr: std_logic_vector(2 downto 0 signal val: std_logic_vector(7 downto 0 signal add_out: std_logic_vector(7 downto 0 signal reg_out: std_logic_vector(7 downto 0 signal stop: std_logic; cnt: process(clk, CLEAR) if CLEAR = '1' then addr <= "000"; stop <= '0'; elsif clk'event and clk = '1' then if addr < "111" then addr <= addr + 1; stop <= '0'; else stop <= '1'; CLEAR CLK reg: process(clk, CLEAR) if CLEAR = '1' then reg_out <= X"00"; -- hexadecimalni zapis elsif clk'event and clk = '1' and stop = '0' then reg_out <= add_out; Cnt with addr select val <= " " when "000", " " when "001", " " when "010", " " when "011", " " when "100", " " when "101", " " when "110", " " when "111", " " when others; add_out <= reg_out + val; SUM <= reg_out; end behav_acc; addr stop Mem val Add Reg SUM reg_out add_out

12 library IEEE; use IEEE.std_logic_1164.all; entity SReg8 is port( CLK: in std_logic; RESET: in std_logic; LOAD: in std_logic; SHIFT: in std_logic; DIN: in std_logic_vector(7 downto 0 DOUT: out std_logic end SReg8; architecture behv of SReg8 is sreg: process(clk, RESET, SHIFT) variable value: std_logic_vector(7 downto 0 if RESET = '1' then value := (others => '0' elsif LOAD = '1' then value := DIN; elsif CLK'event and CLK = '1' then if SHIFT = '1' then value := '0' & value(7 downto 1 DOUT <= value(0 end behv; Test benche příklad posuvného registru z 2. cvičení DIN CLK RESET LOAD SHIFT 8 SReg8 DOUT DIN (data in) vstupní data CLK (clock) hodinový vstup RST(reset) asynchronní reset DOUT (data output) výstupní bit (LSB)

13 Test bench + ukázka simulace SReg8 library IEEE; use IEEE.std_logic_1164.all; entity Shifter_tb is end Shifter_tb; uut: Shifter port map(clk, reset, load, shift, din, dout clk <= not clk after period / 2; architecture behv of Shifter_tb is constant period: time := 10 ns; signal clk: std_logic := '0'; signal reset, load, shift: std_logic; signal din: std_logic_vector(7 downto 0 signal dout: std_logic; component Shifter is port( CLK: in std_logic; RESET: in std_logic; LOAD: in std_logic; SHIFT: in std_logic; DIN: in std_logic_vector(7 downto 0 DOUT: out std_logic end component; test: process reset <= '1'; load <= '0'; shift <= '0'; din <= " "; wait until clk'event and clk = '1'; reset <= '0'; load <= '1'; wait until clk'event and clk = '1'; load <= '0'; wait until clk'event and clk = '1'; wait until clk'event and clk = '1'; wait until clk'event and clk = '1'; wait until clk'event and clk = '1'; shift <= '1'; wait; end behv;

14 Konečné stavové automaty (FSM) Moorův automat Výstup závisí pouze na stavu Inputs Next State Logic Current St. Register Output Logic Outputs Mealyho automat Výstup závisí na stavu a vstupu Inputs Next State Logic Current St. Register Output Logic Outputs

15 Příklad FSM: Handshake komunikace mezi zařízeními formou vztahu dotaz-odpověď

16 entity HANDSHAKE_FSM is CLK : in std_logic; RST : in std_logic; -- Handshake rozhrani RQ : in std_logic; ACK : out std_logic; -- Datove rozhrani DRDY : in std_logic; DNEXT : out std_logic end HANDSHAKE_FSM; architecture behavioral of HANDSHAKE_FSM is -- Signaly reprezentujici stav type tstate is ( s_idle, s_wait, s_data, s_next signal cur_state, next_state : tstate; -- Registr obsahujici aktualni stav proc_cstate : process (CLK, RST, next_state) if RST = '1' then cur_state <= s_idle; elsif CLK'event AND CLK='1' then cur_state <= next_state; end process proc_cstate; -- Logika pro vypocet nasledujiciho stavu nstate_logic : process (cur_state, RQ, DRDY) next_state <= s_idle; case cur_state is stav IDLE when s_idle => if RQ='1' then next_state <= s_wait; else next_state <= s_idle; Příklad FSM: Handshake Moorův model stav WAIT when s_wait => if DRDY='1' then next_state <= s_data; else next_state <= s_wait; stav DATA when s_data => if RQ='1' then next_state <= s_data; else next_state <= s_next; stav NEXT when s_next => next_state <= s_idle; when others => null; end case; end process nstate_logic; -- Logika pro vypocet vystupnich hodnot output_logic : process (cur_state) DNEXT <= '0'; ACK <= '0'; case cur_state is when s_data => ACK <= '1'; when s_next => DNEXT <= '1'; when others => null; end case; end process output_logic; end behavioral;

17 Princip Mealyho modelu ve VHDL (pouze obecně) -- Logika pro vypocet vystupnich hodnot output_logic : process (cur_state, inputs) case cur_state is when S1 => if inputs =... then outputs <=...; elsif inputs =... then outputs <=...;... else outputs <=...; when S2 => if inputs = when Sn =>... when others => null; end case; end process output_logic;

Číslicové obvody a jazyk VHDL

Číslicové obvody a jazyk VHDL Číslicové obvody a jazyk VHDL Návrh počítačových systémů 2007-2008 Jan Kořenek korenek@fit.vutbr.cz Proč HW realizace algoritmu Vyšší rychlost paralelní nebo zřetězené zpracování, přizpůsobení výpočetních

Více

Úvod do jazyka VHDL. Jan Kořenek korenek@fit.vutbr.cz. Návrh číslicových systémů 2007-2008

Úvod do jazyka VHDL. Jan Kořenek korenek@fit.vutbr.cz. Návrh číslicových systémů 2007-2008 Úvod do jazyka VHDL Návrh číslicových systémů 2007-2008 Jan Kořenek korenek@fit.vutbr.cz Jak popsat číslicový obvod Slovně Navrhněte (číslicový) obvod, který spočte sumu všech členů dané posloupnosti slovní

Více

Kódy pro odstranění redundance, pro zabezpečení proti chybám. Demonstrační cvičení 5 INP

Kódy pro odstranění redundance, pro zabezpečení proti chybám. Demonstrační cvičení 5 INP Kódy pro odstranění redundance, pro zabezpečení proti chybám Demonstrační cvičení 5 INP Princip kódování, pojmy Tady potřebujeme informaci zabezpečit, utajit apod. zpráva 000 111 000 0 1 0... kodér dekodér

Více

Vzorový příklad. Postup v prostředí ISE. Zadání: x 1 x 0 y. Rovnicí y = x 1. x 0. Přiřazení signálů: ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE

Vzorový příklad. Postup v prostředí ISE. Zadání: x 1 x 0 y. Rovnicí y = x 1. x 0. Přiřazení signálů: ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Vzorový příklad. Zadání: Na přípravku realizujte kombinační obvod představující funkci logického součinu dvou vstupů. Mající následující pravdivostní tabulku. x 1 x 0 y 0 0 0 0 1 0 1 0 0 1 1 1 Rovnicí

Více

Datum zadání: 15.10.2013 Datum a forma odevzdání: do 15.12.2013 23:59, POUZE přes IS FIT, 4 soubory

Datum zadání: 15.10.2013 Datum a forma odevzdání: do 15.12.2013 23:59, POUZE přes IS FIT, 4 soubory Procesor s jednoduchou instrukční sadou Datum zadání: 15.10.2013 Datum a forma odevzdání: do 15.12.2013 23:59, POUZE přes IS FIT, 4 soubory Počet bodů: max. 20 bodů Poznámka: součástí zadání je archiv

Více

Aplikovaná informatika. Podklady předmětu Aplikovaná informatika pro akademický rok 2006/2007 Radim Farana. Obsah. Obsah předmětu

Aplikovaná informatika. Podklady předmětu Aplikovaná informatika pro akademický rok 2006/2007 Radim Farana. Obsah. Obsah předmětu 1 Podklady předmětu pro akademický rok 2006/2007 Radim Farana Obsah 2 Obsah předmětu, Požadavky kreditového systému, Datové typy jednoduché, složené, Programové struktury, Předávání dat. Obsah předmětu

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Číslicové obvody základní pojmy

Číslicové obvody základní pojmy Číslicové obvody základní pojmy V číslicové technice se pracuje s fyzikálními veličinami, které lze popsat při určité míře zjednodušení dvěma stavy. Logické stavy binární proměnné nabývají dvou stavů:

Více

Pracovní listy - programování (algoritmy v jazyce Visual Basic) Algoritmus

Pracovní listy - programování (algoritmy v jazyce Visual Basic) Algoritmus Pracovní listy - programování (algoritmy v jazyce Visual Basic) Předmět: Seminář z informatiky a výpočetní techniky Třída: 3. a 4. ročník vyššího stupně gymnázia Algoritmus Zadání v jazyce českém: 1. Je

Více

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT Škola Číslo projektu Číslo a název šablony klíčové aktivity Tematická oblast Název sady Téma Anotace Autor Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram CZ.1.07/1.5.00/34.0556

Více

Vytvoření nového projektu ve vývojovém prostředí Quartus II Version 9.1 Servise Pack 2

Vytvoření nového projektu ve vývojovém prostředí Quartus II Version 9.1 Servise Pack 2 Vytvoření nového projektu ve vývojovém prostředí Quartus II Version 9.1 Servise Pack 2 Nový projekt vytvoříme volbou New Project Wizard: Introduction z menu File, po které se objeví úvodní okno (obr. 1).

Více

Cíl přednášky: Obsah přednášky:

Cíl přednášky: Obsah přednášky: Cíl přednášky: Vysvětlit principy konstrukce a principy činnosti sběrnice PCI, dát je do relace s obecnými principy konstrukce systémových sběrnic. Upozornit na odlišnosti konstrukce sběrnice PCI od předcházejících

Více

BI-JPO (Jednotky počítače) Cvičení

BI-JPO (Jednotky počítače) Cvičení BI-JPO (Jednotky počítače) Cvičení Ing. Pavel Kubalík, Ph.D., 2010 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální fond Praha & EU: Investujeme

Více

Struktura a architektura počítačů (BI-SAP) 1

Struktura a architektura počítačů (BI-SAP) 1 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 1 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Y36SAP http://service.felk.cvut.cz/courses/y36sap/

Y36SAP http://service.felk.cvut.cz/courses/y36sap/ Y36SAP http://service.felk.cvut.cz/courses/y36sap/ Úvod Návrhový proces Architektura počítače 2007-Kubátová Y36SAP-Úvod 1 Struktura předmětu Číslicový počítač, struktura, jednotky a jejich propojení. Logické

Více

Úvod do informačních technologií

Úvod do informačních technologií Úvod do informačních technologií přednášky Jan Outrata září prosinec 2009 (aktualizace září prosinec 2012) Jan Outrata (KI UP) Úvod do informačních technologií září prosinec 2012 1 / 58 Binární logika

Více

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Mikrokontroléry. Doplňující text pro POS K. D. 2001 Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou

Více

Požadavky Modelování případů užití

Požadavky Modelování případů užití Požadavky Modelování případů užití Požadavky část 2 Clear View Training 2005 v2.2 1 4.2 Modelování případů užití Modelování případů užití je jednou z forem inženýrství požadavků Modelování případů užití

Více

Způsoby realizace této funkce:

Způsoby realizace této funkce: KOMBINAČNÍ LOGICKÉ OBVODY U těchto obvodů je výstup určen jen výhradně kombinací vstupních veličin. Hodnoty výstupních veličin nezávisejí na předcházejícím stavu logického obvodu, což znamená, že kombinační

Více

Program a životní cyklus programu

Program a životní cyklus programu Program a životní cyklus programu Program algoritmus zapsaný formálně, srozumitelně pro počítač program se skládá z elementárních kroků Elementární kroky mohou být: instrukce operačního kódu počítače příkazy

Více

Výukové texty. pro předmět. Automatické řízení výrobní techniky (KKS/ARVT) na téma. Podklady k základnímu popisu a programování PLC, CNC

Výukové texty. pro předmět. Automatické řízení výrobní techniky (KKS/ARVT) na téma. Podklady k základnímu popisu a programování PLC, CNC Výukové texty pro předmět Automatické řízení výrobní techniky (KKS/ARVT) na téma Podklady k základnímu popisu a programování PLC, CNC Autor: Doc. Ing. Josef Formánek, Ph.D. Podklady k základnímu popisu

Více

Knihovna WebGraphLib

Knihovna WebGraphLib Knihovna WebGraphLib TXV 003 58.01 první vydání květen 2010 změny vyhrazeny 1 TXV 003 58.01 Historie změn Datum Vydání Popis změn Březen 2010 1 První vydání, popis odpovídá WebGraphLib_v10 OBSAH 1 Úvod...3

Více

Modely datové. Další úrovní je logická úroveň Databázové modely Relační, Síťový, Hierarchický. Na fyzické úrovni se jedná o množinu souborů.

Modely datové. Další úrovní je logická úroveň Databázové modely Relační, Síťový, Hierarchický. Na fyzické úrovni se jedná o množinu souborů. Modely datové Existují různé úrovně pohledu na data. Nejvyšší úroveň je úroveň, která zachycuje pouze vztahy a struktury dat samotných. Konceptuální model - E-R model. Další úrovní je logická úroveň Databázové

Více

4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz

4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz 4-4. Přednáška 4. Přednáška ISA J. Buček, R. Lórencz 24-27 J. Buček, R. Lórencz 4-2 4. Přednáška Obsah přednášky Násobení a dělení v počítači Základní cyklus počítače Charakteristika třech základní typů

Více

Laboratorní cvičení z předmětu Elektrická měření 2. ročník KMT

Laboratorní cvičení z předmětu Elektrická měření 2. ročník KMT MĚŘENÍ S LOGICKÝM ANALYZÁTOREM Jména: Jiří Paar, Zdeněk Nepraš Datum: 2. 1. 2008 Pracovní skupina: 4 Úkol: 1. Seznamte se s ovládáním logického analyzátoru M611 2. Dle postupu měření zapojte pracoviště

Více

Fakulta elektrotechniky a informatiky Vysoká škola báňská - Technická univerzita Ostrava. Úvod do databázových systémů 2012/2013 IS MHD

Fakulta elektrotechniky a informatiky Vysoká škola báňská - Technická univerzita Ostrava. Úvod do databázových systémů 2012/2013 IS MHD Fakulta elektrotechniky a informatiky Vysoká škola báňská - Technická univerzita Ostrava Úvod do databázových systémů 2012/2013 IS MHD Jiří Znoj, (zno0011) Ostrava, 29. listopadu 2012 I. Obsah I. Obsah...

Více

Rozhodování v podnikatelství za podpory fuzzy logiky a neuronových sítí

Rozhodování v podnikatelství za podpory fuzzy logiky a neuronových sítí Rozhodování v podnikatelství za podpory fuzzy logiky a neuronových sítí Dostál Petr Vysoké učení technické v Brně Mezinárodní letní škola SoftProcessing SoftCop reg. č. CZ.1.07/2.3.00/20.0072 Fuzzy logika

Více

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT Škola Číslo projektu Číslo a název šablony klíčové aktivity Tematická oblast Název sady Téma Anotace Autor Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram CZ.1.07/1.5.00/34.0556

Více

Číslicové systémy a jazyk VHDL. Jiří Pinker, Martin Poupa ISBN 80-7300-198-5

Číslicové systémy a jazyk VHDL. Jiří Pinker, Martin Poupa ISBN 80-7300-198-5 Kniha je zaměřena na návrh číslicových systémů s využitím jazyka VHDL. Po zvládnutí této moderní metody může čtenář pracovat s programovatelnými logickými obvody. Informace o jednotlivých typických číslicových

Více

Kapitola 7: Návrh relačních databází. Nástrahy relačního návrhu. Příklad. Rozklad (dekompozice)

Kapitola 7: Návrh relačních databází. Nástrahy relačního návrhu. Příklad. Rozklad (dekompozice) - 7.1 - Kapitola 7: Návrh relačních databází Nástrahy návrhu relačních databází Dekompozice (rozklad) Normalizace použitím funkčních závislostí Nástrahy relačního návrhu Návrh relačních databází vyžaduje

Více

Sem vložte zadání Vaší práce.

Sem vložte zadání Vaší práce. Sem vložte zadání Vaší práce. České vysoké učení technické v Praze Fakulta informačních technologií Katedra číslicového návrhu Diplomová práce Hardwarový akcelerátor pro dopočtení chybějících položek

Více

Založeno 1990. Vypracoval: Ing. Vladimír Povolný HATEL. 168 x 118 x 54 mm. provozní teplota -5 až +50 C ochrana IP 30 24V DC (20 až 30V), 0 je uzeměná

Založeno 1990. Vypracoval: Ing. Vladimír Povolný HATEL. 168 x 118 x 54 mm. provozní teplota -5 až +50 C ochrana IP 30 24V DC (20 až 30V), 0 je uzeměná Technická specifikace Založeno 1990 Vypracoval: Ing. Vladimír Povolný Datum: 14. červen 2006 pracuje jako komunikační brána. Zařízení je vybaveno dvěma sériovými komunikačními kanály, servisním sériovým

Více

7.5 Diagram tříd pokročilé techniky

7.5 Diagram tříd pokročilé techniky 7.5 Diagram tříd pokročilé techniky Stereotypy - jeden ze základních prostředků rozšiřitelnosti UML - pro modelovací konstrukce neexistující v UML, ale podobné předdefinované v UML definované uživatelem

Více

Architektura počítačů

Architektura počítačů Architektura počítačů Co je architektura obecně: souhrn znalostí o prvcích, ze kterých se skládá nebo dá složit nějaký celek o způsobech, kterými lze tyto prvky využít pro dosažení požadovaných vlastností

Více

Problémové domény a jejich charakteristiky

Problémové domény a jejich charakteristiky Milan Mišovič (ČVUT FIT) Pokročilé informační systémy MI-PIS, 2011, Přednáška 02 1/16 Problémové domény a jejich charakteristiky Prof. RNDr. Milan Mišovič, CSc. Katedra softwarového inženýrství Fakulta

Více

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI 1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)

Více

Jiří Mašek BIVŠ V Pra r ha 20 2 08

Jiří Mašek BIVŠ V Pra r ha 20 2 08 Jiří Mašek BIVŠ Praha 2008 Procesvývoje IS Unifiedprocess(UP) Iterace vývoje Rysy CASE nástrojů Podpora metodických přístupů modelování Integrační mechanismy propojení modelů Podpora etap vývoje Generování

Více

WSH Windows Script Hosting. OSY 2 Přednáška číslo 2 opravená verze z 15.10.2007

WSH Windows Script Hosting. OSY 2 Přednáška číslo 2 opravená verze z 15.10.2007 WSH Windows Script Hosting OSY 2 Přednáška číslo 2 opravená verze z 15.10.2007 Co je skript? Skriptování nástroj pro správu systému a automatizaci úloh Umožňuje psát skripty jednoduché interpretované programové

Více

Databázové a informační systémy Jana Šarmanová

Databázové a informační systémy Jana Šarmanová Databázové a informační systémy Jana Šarmanová Obsah Úloha evidence údajů, způsoby evidování Databázové technologie datové modely, dotazovací jazyky. Informační systémy Datové sklady Metody analýzy dat

Více

Základy programování Proměnné Procedury, funkce, události Operátory a podmínková logika Objekt Range a Cells, odkazy Vlastnosti, metody a události

Základy programování Proměnné Procedury, funkce, události Operátory a podmínková logika Objekt Range a Cells, odkazy Vlastnosti, metody a události Petr Blaha Základy programování Proměnné Procedury, funkce, události Operátory a podmínková logika Objekt Range a Cells, odkazy Vlastnosti, metody a události Cykly Základní funkce (matematické, textové,

Více

Elektronicky-hydraulické zařízení k zabudování do vysokozdvižných vozíků

Elektronicky-hydraulické zařízení k zabudování do vysokozdvižných vozíků Elektronicky-hydraulické zařízení k zabudování do vysokozdvižných vozíků Typ: KPZ 39-* Elektronicky-hydraulický princip Transportovat a vážit při jednom pracovním chodu 02.10.2012 11:35 1 Elektronicky-hydraulické

Více

VÝUKOVÝ MATERIÁL. Bratislavská 2166, 407 47 Varnsdorf, IČO: 18383874 www.vosassvdf.cz, tel. +420412372632 Číslo projektu

VÝUKOVÝ MATERIÁL. Bratislavská 2166, 407 47 Varnsdorf, IČO: 18383874 www.vosassvdf.cz, tel. +420412372632 Číslo projektu VÝUKOVÝ MATERIÁL Identifikační údaje školy Vyšší odborná škola a Střední škola, Varnsdorf, příspěvková organizace Bratislavská 2166, 407 47 Varnsdorf, IČO: 18383874 www.vosassvdf.cz, tel. +420412372632

Více

18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry

18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry 18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry Digitální voltmetry Základním obvodem digitálních voltmetrů je A/D

Více

Architektura počítačů. Zvukové karty

Architektura počítačů. Zvukové karty Architektura počítačů Zvukové karty Zvuková karta Zařízení které slouží k počítačovému zpracování zvuku. Vstupy a výstupy zvukové karty: Analogový výstup pro stereo signál (sluchátka, přední reproduktory)

Více

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů). Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

Jak studovat systémovou sběrnici

Jak studovat systémovou sběrnici Jak studovat systémovou sběrnici 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů

Více

PDR3MS 1 KANÁLOVÉ MINI DVR UŽIVATELSKÝ NÁVOD

PDR3MS 1 KANÁLOVÉ MINI DVR UŽIVATELSKÝ NÁVOD 1 KANÁLOVÉ MINI DVR UŽIVATELSKÝ NÁVOD (REV 1.0) OBSAH Obsah...1 Zapojení...2 Dálkový ovladač...4 Instalace paměťové karty...5 Vstup do menu...5 Hlavní menu...6 Záznam...6 Kvalita záznamu...7 Nastavení

Více

Jak do počítače. aneb. Co je vlastně uvnitř

Jak do počítače. aneb. Co je vlastně uvnitř Jak do počítače aneb Co je vlastně uvnitř Po odkrytí svrchních desek uvidíme... Von Neumannovo schéma Řadič ALU Vstupně/výstupní zař. Operační paměť Počítač je zařízení, které vstupní údaje transformuje

Více

Vývojové diagramy 1/7

Vývojové diagramy 1/7 Vývojové diagramy 1/7 2 Vývojové diagramy Vývojový diagram je symbolický algoritmický jazyk, který se používá pro názorné zobrazení algoritmu zpracování informací a případnou stručnou publikaci programů.

Více

Profilová část maturitní zkoušky 2013/2014

Profilová část maturitní zkoušky 2013/2014 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2013/2014 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 78-42-M/01 Technické lyceum Předmět: TECHNIKA

Více

Využití přebytků energie z FVE

Využití přebytků energie z FVE AP0045 APLIKAČNÍ POZNÁMKA Využití přebytků energie z FVE Abstrakt Aplikační poznámka popisuje možnost využití řídicích systémů firmy AMiT pro efektivní regulaci přebytků vyrobené energie z fotovoltaické

Více

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/34.0333 Vzdělávání v informačních a komunikačních technologií

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/34.0333 Vzdělávání v informačních a komunikačních technologií VY_32_INOVACE_31_02 Škola Střední průmyslová škola Zlín Název projektu, reg. č. Vzdělávací oblast Vzdělávací obor Tematický okruh Téma Tematická oblast Název Autor Vytvořeno, pro obor, ročník Inovace výuky

Více

- znakové konstanty v apostrofech, např. a, +, (znak mezera) - proměnná zabírá 1 byte, obsahuje kód příslušného znaku

- znakové konstanty v apostrofech, např. a, +, (znak mezera) - proměnná zabírá 1 byte, obsahuje kód příslušného znaku Znaky - standardní typ char var Z, W: char; - znakové konstanty v apostrofech, např. a, +, (znak mezera) - proměnná zabírá 1 byte, obsahuje kód příslušného znaku - v TP (často i jinde) se používá kódová

Více

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný. 1 Přerušení Při výskytu určité události procesor přeruší vykonávání hlavního programu a začne vykonávat obslužnou proceduru pro danou událost. Po dokončení obslužné procedury pokračuje výpočet hlavního

Více

Architektura a princip funkce počítačů

Architektura a princip funkce počítačů Architektura a princip funkce počítačů Co je architektura obecně: souhrn znalostí o prvcích, ze kterých se skládá nebo dá složit nějaký celek o způsobech, kterými lze tyto prvky využít pro dosažení požadovaných

Více

Algoritmy a datové struktury

Algoritmy a datové struktury Algoritmy a datové struktury 1 / 34 Obsah přednášky Základní řídící struktury posloupnost příkazů podmínka cyklus s podmínkou na začátku cyklus s podmínkou na konci cyklus s pevným počtem opakování Jednoduchá

Více

I N V E S T I C E D O R O Z V O J E V Z D Ě L Á V Á N Í. výstup

I N V E S T I C E D O R O Z V O J E V Z D Ě L Á V Á N Í. výstup ELEKTONIKA I N V E S T I C E D O O Z V O J E V Z D Ě L Á V Á N Í 1. Usměrňování a vyhlazování střídavého a. jednocestné usměrnění Do obvodu střídavého proudu sériově připojíme diodu. Prochází jí proud

Více

Knihovna BuildingLib TXV 003 47.01

Knihovna BuildingLib TXV 003 47.01 PROGRAMOVATELNÉ AUTOMATY Knihovna BuildingLib TXV 003 47.01 BuildingLib Knihovna BuildingLib 2. vydání srpen 2011 OBSAH 1. ÚVOD... 3 2. JEDNOTLAČÍTKOVÝ STMÍVAČ DMA1... 4 3. SCHODIŠŤOVÝ AUTOMAT SE SIGNALIZACÍ

Více

Přípravek pro demonstraci řízení pohonu MAXON prostřednictvím

Přípravek pro demonstraci řízení pohonu MAXON prostřednictvím Přípravek pro demonstraci řízení pohonu MAXON prostřednictvím karty Humusoft MF624. (Jan Babjak) Popis přípravku Pro potřeby výuky na katedře robototechniky byl vyvinut přípravek umožňující řízení pohonu

Více

Matlab-To-Can Toolbox

Matlab-To-Can Toolbox Knihovna podporující využití převodníku USB2CAN v Matlabu Matlab-To-Can Toolbox Pavel Pačes, 2010, Verze 1 1 Pavel Pačes, 2010, Verze 1 Obsah Předmluva... 2 Seznam změn... 2 Úvod... 3 Link a citace...

Více

Základy analýzy. autor. Jan Novotný http://blog.novoj.net/ 15. února 2007

Základy analýzy. autor. Jan Novotný http://blog.novoj.net/ 15. února 2007 Základy analýzy autor Jan Novotný http://blog.novoj.net/ 15. února 2007 V prezentaci jsou použity diagramy z: Wikipedia, Sparx UML Tutorial, Argo UML Metodiky vývoje Různé metodiky vývoje vazba na fáze

Více

Témata profilové maturitní zkoušky

Témata profilové maturitní zkoušky Střední průmyslová škola elektrotechniky, informatiky a řemesel, Frenštát pod Radhoštěm, příspěvková organizace Témata profilové maturitní zkoušky Obor: Elektrotechnika Třída: E4A Školní rok: 2010/2011

Více

Příklad buňka tabulky

Příklad buňka tabulky Realizováno za finanční podpory ESF a státního rozpočtu ČR v rámci v projektu Zkvalitnění a rozšíření možností studia na TUL pro studenty se SVP reg. č. CZ.1.07/2.2.00/29.0011 Pojmenované šablony Pojmenované

Více

Procesní modelování agend veřejné správy dosažené výsledky. Josef Beneš Ministerstvo vnitra

Procesní modelování agend veřejné správy dosažené výsledky. Josef Beneš Ministerstvo vnitra Procesní modelování agend veřejné správy dosažené výsledky Josef Beneš Ministerstvo vnitra Projekt PMA byl realizován v plné šíři zadání, od září 2012 do března 2014. Metodika PMA Školení PMA AIS RPP Modelovací

Více

Algebra blokových schémat Osnova kurzu

Algebra blokových schémat Osnova kurzu Osnova kurzu 1) Základní pojmy; algoritmizace úlohy 2) Teorie logického řízení 3) Fuzzy logika 4) Algebra blokových schémat 5) Vlastnosti členů regulačních obvodů Automatizace - Ing. J. Šípal, PhD 1 Osnova

Více

Využití SysML pro tvorbu modelů v systémovém inženýrství

Využití SysML pro tvorbu modelů v systémovém inženýrství Využití SysML pro tvorbu modelů v systémovém inženýrství Antonín Srna, Ústav informatiky, Provozně ekonomická fakulta, Mendelova univerzita v Brně, xsrna2@mendelu.cz Abstrakt Článek se zaobírá univerzálním

Více

Z{kladní struktura počítače

Z{kladní struktura počítače Z{kladní struktura počítače Cílem této kapitoly je sezn{mit se s různými strukturami počítače, které využív{ výpočetní technika v současnosti. Klíčové pojmy: Von Neumannova struktura počítače, Harvardská

Více

HPS-120. Manuál nastavení bezdrátového modemu

HPS-120. Manuál nastavení bezdrátového modemu HPS-120 Manuál nastavení bezdrátového modemu 2013 Bezdrátový modem HPS-120 umožňuje propojit dva koncové přístroje se sériovým portem RS-232 bez použití metalické cesty. Lze propojit: vyhodnocovací jednotka-tiskárna,

Více

Stolní počítač. Mobilní telefon. Síť. Skladování léků. Monitorování chlazení. Monitorování mražení. Monitoring skladování. Software Winlog.

Stolní počítač. Mobilní telefon. Síť. Skladování léků. Monitorování chlazení. Monitorování mražení. Monitoring skladování. Software Winlog. Skladování léků Monitorování chlazení Stolní počítač Mobilní telefon Monitorování mražení Síť Monitoring skladování EBI 25-T / / Vysoká přesnost měření teploty / vlhkosti Ukládání sledovaných dat i v případě

Více

Operační systémy. Správa paměti (SP) Požadavky na SP. Spojování a zavedení programu. Spojování programu (linking) Zavádění programu (loading)

Operační systémy. Správa paměti (SP) Požadavky na SP. Spojování a zavedení programu. Spojování programu (linking) Zavádění programu (loading) Správa paměti (SP) Operační systémy Přednáška 7: Správa paměti I Memory Management Unit (MMU) hardware umístěný na CPU čipu např. překládá logické adresy na fyzické adresy, Memory Manager software, který

Více

v aritmetické jednotce počíta

v aritmetické jednotce počíta v aritmetické jednotce počíta tače (Opakování) Dvojková, osmičková a šestnáctková soustava () Osmičková nebo šestnáctková soustava se používá ke snadnému zápisu binárních čísel. 2 A 3 Doplněné nuly B Číslo

Více

LOGICKÉ OBVODY J I Ř Í K A L O U S E K

LOGICKÉ OBVODY J I Ř Í K A L O U S E K LOGICKÉ OBVODY J I Ř Í K A L O U S E K Ostrava 2006 Obsah předmětu 1. ČÍSELNÉ SOUSTAVY... 2 1.1. Číselné soustavy - úvod... 2 1.2. Rozdělení číselných soustav... 2 1.3. Polyadcké číselné soustavy... 2

Více

8.3 Popis dialogových oken

8.3 Popis dialogových oken 8.3 Popis dialogových oken Pro přehled jsou na následující ilustraci 8.1 vyobrazena všechna dialogová okna. Jedná se o nemodální dialogy, proto je lze mít otevřené současně. Pouze dále popisovaný dialog

Více

Úvod do problematiky návrhu počítačových systémů. INP 2008 FIT VUT v Brně

Úvod do problematiky návrhu počítačových systémů. INP 2008 FIT VUT v Brně Úvod do problematiky návrhu počítačových systémů INP 2008 FIT VUT v Brně Čím se budeme zabývat Budou nás zejména zajímat jednoprocesorové číslicové počítače: Funkce počítače Struktura propojení funkčních

Více

Základní datové struktury

Základní datové struktury Základní datové struktury Martin Trnečka Katedra informatiky, Přírodovědecká fakulta Univerzita Palackého v Olomouci 4. listopadu 2013 Martin Trnečka (UPOL) Algoritmická matematika 1 4. listopadu 2013

Více

Kapitola 3: Relační model. Základní struktura. Relační schéma. Instance relace

Kapitola 3: Relační model. Základní struktura. Relační schéma. Instance relace - 3.1 - Struktura relačních databází Relační algebra n-ticový relační kalkul Doménový relační kalkul Rozšířené operace relační algebry Modifikace databáze Pohledy Kapitola 3: Relační model Základní struktura

Více

DETAILNÍ ARCHITEKTURA ARES

DETAILNÍ ARCHITEKTURA ARES DETAILNÍ ARCHITEKTURA ARES Součást projektu Integrace ARES se systémem ZR registrační číslo cz.1.06/1.1.00/07.06406 ČESKÁ REPUBLIKA - MINISTERSTVO FINANCÍ Praha 1, Letenská 15, PSČ 118 10 IČ: 00006947

Více

Abstraktní datové typy: zásobník

Abstraktní datové typy: zásobník Abstraktní datové typy: zásobník doc. Ing. Miroslav Beneš, Ph.D. katedra informatiky FEI VŠB-TUO A-1007 / 597 324 213 http://www.cs.vsb.cz/benes Miroslav.Benes@vsb.cz Abstraktní datové typy omezené rozhraní

Více

MĚSÍC MATEMATIKA GEOMETRIE

MĚSÍC MATEMATIKA GEOMETRIE 3. ročník Bod, přímka ZÁŘÍ Násobení a dělení Aplikační úlohy (nakupujeme) Bod, přímka Úsečka Násobení a dělení ŘÍJEN Procvičování Pamětné sčítání a odčítání, aplikační úlohy Polopřímka Modelování polopřímek

Více

Sběrnice, připojování periferních zařízení a RAID. INP 2008 FIT VUT v Brně

Sběrnice, připojování periferních zařízení a RAID. INP 2008 FIT VUT v Brně Sběrnice, připojování periferních zařízení a RAID INP 2008 FIT VUT v Brně 1 Přehled přednášky Sběrnice Vývoj sběrnicová hierarchie Varianty sběrnic Arbitrace na sběrnici Periferní zařízení Připojování

Více

Architektury počítačů a procesorů

Architektury počítačů a procesorů Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní

Více

Využití ADONIS a APP v podmínkách banky

Využití ADONIS a APP v podmínkách banky Využití ADONIS a APP v podmínkách banky GE Money Bank Martin Chvátal October 2013 Classification: GE Restricted; Distribution: Strategy team; Access: limited strategy team only; Retention mark and period:

Více

1. Databázové systémy (MP leden 2010)

1. Databázové systémy (MP leden 2010) 1. Databázové systémy (MP leden 2010) Fyzickáimplementace zadáníaněkterářešení 1 1.Zkolikaajakýchčástíseskládáčasprovstupněvýstupníoperaci? Ze tří částí: Seektime ječas,nežsehlavadiskudostanenadsprávnou

Více

PŘÍRUČKA K PRÁCI S DATABÁZÍ MAPS OF PLANT DISEASES

PŘÍRUČKA K PRÁCI S DATABÁZÍ MAPS OF PLANT DISEASES PŘÍRUČKA K PRÁCI S DATABÁZÍ MAPS OF PLANT DISEASES Tatiana Oldřichová Srpen 2007 Příručka byla vytvořena v rámci projektu 1N04151 Informační zdroje pro zemědělský a potravinářský výzkum podporovaného Ministerstvem

Více

1. Téma 03 - Rozhodování

1. Téma 03 - Rozhodování 1. Téma 03 - Rozhodování Cíl látky Seznámit se a prakticky si vyzkoušet zápis rozhodování v jazyce Java 1.1. Úvod Jednou z nejčastěji používanou konstrukcí při programování je rozhodování. Právě této problematice

Více

3. Počítačové systémy

3. Počítačové systémy 3. Počítačové systémy 3.1. Spolupráce s počítačem a řešení úloh 1. přímý přístup uživatele - neekonomické. Interakce při odlaďování programů (spusť., zastav.,krok, diagnostika) 2. dávkové zpracování (batch

Více

Linked Probes TB FORMAT RATE GLITG TREShold

Linked Probes TB FORMAT RATE GLITG TREShold MENU SETUP- TIMEBASE (časová základna) Linked Probes TB FORMAT RATE GLITG TREShold Linked Probes- připojená sonda. Možno volit sondy A,B,C nebo různé kombinace. kde je možno nastavit stejné nebo různé

Více

Řízení robota senzorem teploty II. Tematický celek: Termodynamika. Komplexní úloha - 2. část:

Řízení robota senzorem teploty II. Tematický celek: Termodynamika. Komplexní úloha - 2. část: Název: Řízení robota senzorem teploty II. Tematický celek: Termodynamika. Komplexní úloha - 2. část: Použijte konstrukci robota popsanou v rvs_i_29. Naprogramujte robota tak, aby rozhodl, které z kapalných

Více

3 Editor Capture. 3.1 Práce s projekty. Analýza elektronických obvodů programem PSpice 9

3 Editor Capture. 3.1 Práce s projekty. Analýza elektronických obvodů programem PSpice 9 Analýza elektronických obvodů programem PSpice 9 3 Editor Capture U editoru Capture závisí nabídka hlavní lišty na tom, které okno pracovní plochy je aktivované. V dalším textu budou popsány jen ty položky,

Více

Title: IX 6 11:27 (1 of 6)

Title: IX 6 11:27 (1 of 6) PŘEVODNÍKY ANALOGOVÝCH A ČÍSLICOVÝCH SIGNÁLŮ Převodníky umožňující transformaci číslicově vyjádřené informace na analogové napětí a naopak zaujímají v řídícím systému klíčové postavení. Značná část měřených

Více

6. Transportní vrstva

6. Transportní vrstva 6. Transportní vrstva Studijní cíl Představíme si funkci transportní vrstvy. Podrobněji popíšeme protokoly TCP a UDP. Doba nutná k nastudování 3 hodiny Transportní vrstva Transportní vrstva odpovídá v

Více

GFK-1913-CZ Prosinec 2001. Rozměry pouzdra (šířka x výška x hloubka) Připojení. Skladovací teplota -25 C až +85 C.

GFK-1913-CZ Prosinec 2001. Rozměry pouzdra (šířka x výška x hloubka) Připojení. Skladovací teplota -25 C až +85 C. Modul slouží pro výstup digitálních signálů 24 Vss. Specifikace modulu Rozměry pouzdra (šířka x výška x hloubka) Připojení 48,8 mm x 120 mm x 71,5 mm dvou- a třídrátové Provozní teplota -25 C až +55 C

Více

1. Programování proti rozhraní

1. Programování proti rozhraní 1. Programování proti rozhraní Cíl látky Cílem tohoto bloku je seznámení se s jednou z nejdůležitější programátorskou technikou v objektově orientovaném programování. Tou technikou je využívaní rozhraní

Více

TP 304337/b P - POPIS ARCHIVACE TYP 457 - Měřič INMAT 57 a INMAT 57D

TP 304337/b P - POPIS ARCHIVACE TYP 457 - Měřič INMAT 57 a INMAT 57D Měřič tepla a chladu, vyhodnocovací jednotka průtoku plynu INMAT 57S a INMAT 57D POPIS ARCHIVACE typ 457 OBSAH Možnosti archivace v měřiči INMAT 57 a INMAT 57D... 1 Bilance... 1 Uživatelská archivace...

Více

OBECNÉ POKYNY. Nedodržováním těchto pravidel je porušována integrita značky a všechny tyto věci mají negativní vliv na firemní image.

OBECNÉ POKYNY. Nedodržováním těchto pravidel je porušována integrita značky a všechny tyto věci mají negativní vliv na firemní image. STYLE GUIDE OBECNÉ POKYNY STYLE GUIDE přesně definuje závazné normy pro všechny druhy a formy vizuální komunikace společnosti a je důležitou součástí publikace NAVITEL BRAND BOOK (hlavní publikace jednotného

Více

Převodník DH485E. Návod pro instalaci. Identifikační systém ACS-line. Verze hardware DH485.3 od verze firmware: 1.10

Převodník DH485E. Návod pro instalaci. Identifikační systém ACS-line. Verze hardware DH485.3 od verze firmware: 1.10 Převodník DH485E Identifikační systém ACS-line Návod pro instalaci Verze hardware DH485.3 od verze firmware: 1.10 popis DH485E verze HW-3.doc - strana 1 (celkem 8) Obecný popis: Modul DH485 slouží jako

Více

POČÍTAČOVÉ ŘÍZENÍ TECHNOLOGICKÝCH PROCESŮ

POČÍTAČOVÉ ŘÍZENÍ TECHNOLOGICKÝCH PROCESŮ POČÍTAČOVÉ ŘÍENÍ TECHNOLOGICKÝCH PROCESŮ účel a funkce základní struktury technické a programové vybavení komunikace s operátorem zavádění a provoz počítačového řízení Počítačový řídicí systém H iera rc

Více

METEOVIVA WVS Produktový list Ušetřete náklady na energii prostřednictvím systému pro předpověď a optimalizaci

METEOVIVA WVS Produktový list Ušetřete náklady na energii prostřednictvím systému pro předpověď a optimalizaci METEOVIVA WVS Produktový list Ušetřete náklady na energii prostřednictvím systému pro předpověď a optimalizaci SIMAC TECHNIK ČR a.s. 2011 METEOVIVA Jedná se o řešení pro optimální udržení mikroklimatických

Více

Analýza a Návrh. Analýza

Analýza a Návrh. Analýza Analysis & Design Návrh nebo Design? Design = návrh Není vytváření použitelného uživatelského prostředí (pouze malinká podmnožina celého návrhu) Často takto omezeně chápáno studenty nedokáží si představit,

Více