2.7 Binární sčítačka. 2.7.1 Úkol měření:

Podobné dokumenty
2.8 Kodéry a Rekodéry

Číslicová technika - laboratorní úlohy v mikroelektronice. Radim Vymětal

Multimetr: METEX M386OD (použití jako voltmetr V) METEX M389OD (použití jako voltmetr V nebo ampérmetr A)

2.9 Čítače Úkol měření:

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

1. 5. Minimalizace logické funkce a implementace do cílového programovatelného obvodu CPLD

1 z :27

KOMBINAČNÍ LOGICKÉ OBVODY

PROTOKOL O LABORATORNÍM CVIČENÍ

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Základní logická hradla, Booleova algebra, De Morganovy zákony Student

7486 (4x XOR) 7408 (4x AND) Multimetr: 3x METEX M386OD (použití jako voltmetr V)

SČÍTAČKA, LOGICKÉ OBVODY ÚVOD TEORIE

Binární logika Osnova kurzu

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

Způsoby realizace této funkce:

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody

Návrh synchronního čítače

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

MULTISIM SIMULACE A ANALÝZA ČÍSLICOVÝCH OBVODŮ. úlohy. učební skripta

Sylabus kurzu Elektronika

4. Elektronické logické členy. Elektronické obvody pro logické členy

Číslicové obvody základní pojmy

12. Booleova algebra, logická funkce určitá a neurčitá, realizace logických funkcí, binární kódy pro algebraické operace.

2. LOGICKÉ OBVODY. Kombinační logické obvody

Booleova algebra. ZákonyBooleovy algebry Vyjádření logických funkcí

KZPE semestrální projekt Zadání č. 1

Minimalizace logické funkce

Logické řízení. Náplň výuky

Y36SAP Y36SAP-2. Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka Kubátová Y36SAP-Logické obvody 1.

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Logické proměnné a logické funkce

VY_32_INOVACE_CTE_2.MA_04_Aritmetické operace v binární soustavě Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Booleovská algebra. Booleovské binární a unární funkce. Základní zákony.

Cíle. Teoretický úvod

Aritmetické operace a obvody pro jejich realizaci

mové techniky budov Osnova Základy logického Druhy signálů

Neuronové sítě Minimalizace disjunktivní normální formy

2-LC: ČÍSLICOVÉ OBVODY

2. ÚVOD DO OVLÁDACÍ TECHNIKY


DIGITÁLN LNÍ OBVODY A MIKROPROCESORY 1. ZÁKLADNÍ POJMY DIGITÁLNÍ TECHNIKY

Obsah DÍL 1. Předmluva 11

ČÍSLICOVÁ TECHNIKA UČEBNÍ TEXTY

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

P4 LOGICKÉ OBVODY. I. Kombinační Logické obvody

Návrh frekvenčního filtru

Profilová část maturitní zkoušky 2015/2016

VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Strana 1 (celkem 11)

Návrh základních kombinačních obvodů: dekodér, enkodér, multiplexor, demultiplexor

Konečné automaty (sekvenční obvody)

Úvod do informačních technologií

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

Obsah. Vymezení použitých pojmů

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

5. Sekvenční logické obvody

PROGRAMOVATELNÉ LOGICKÉ OBVODY

Laboratorní cvičení z předmětu Elektrická měření 2. ročník KMT

Disjunktivní a konjunktivní lní tvar formule. 2.přednáška

Úvod do informačních technologií

Struktura a architektura počítačů (BI-SAP) 4

Základy číslicové techniky z, zk

Testování a spolehlivost. 1. Laboratoř Poruchy v číslicových obvodech

Programování. řídících systémů v reálném čase. Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí

k DUM 20. pdf ze šablony 1_šablona_automatizační_technika_I 01 tematický okruh sady: logické obvody

MĚŘENÍ NA INTEGROVANÉM ČASOVAČI Navrhněte časovač s periodou T = 2 s.

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

ARITMETICKOLOGICKÁ JEDNOTKA

Analyzátor, minimalizátor kombinačních logických obvodů

Pracovní list - Laboratorní práce č. 6 Jméno: Třída: Skupina:

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

MĚŘENÍ Laboratorní cvičení z měření Měření parametrů logického obvodu část Teoretický rozbor

BI-JPO (Jednotky počítače) Cvičení

CVIČENÍ 4 Doc.Ing.Kateřina Hyniová, CSc. Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze 4.

Aritmetika s velkými čísly na čipové kartě

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Booleovská algebra. Pravdivostní tabulka. Karnaughova mapa. Booleovské n-krychle. Základní zákony. Unární a binární funkce. Podmínky.

1.1 Struktura programu v Pascalu Vstup a výstup Operátory a některé matematické funkce 5

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky. Úloha č. 5. Student. Řešení komplexního úkolu kombinační logikou Chemická nádrž

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

MĚŘENÍ HRADLA 1. ZADÁNÍ: 2. POPIS MĚŘENÉHO PŘEDMĚTU: 3. TEORETICKÝ ROZBOR. Poslední změna

Struktura a architektura počítačů (BI-SAP) 10

Prostředky automatického řízení

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

Návrh čítače jako automatu

Teorie informace a kódování (KMI/TIK) Reed-Mullerovy kódy

Operace ALU. INP 2008 FIT VUT v Brně

Střední průmyslová škola elektrotechnická a informačních technologií Brno

Algoritmizace a programování

Základy elektrotechniky

1 Zadání. 2 Teoretický úvod. 4. Generátory obdélníkového signálu a MKO

Střídací tabule na fotbal

3. Sekvenční logické obvody

II. Úlohy na vložené cykly a podprogramy

Transkript:

2.7 Binární sčítačka 2.7.1 Úkol měření: 1. Navrhněte a realizujte 3-bitovou sčítačku. Pro řešení využijte dílčích kroků: pomocí pravdivostní tabulky navrhněte a realizujte polosčítačku pomocí pravdivostní tabulky navrhněte a realizujte úplnou sčítačku propojte polosčítačku a úplnou sčítačku navzájem 2. Ověřte funkčnost sčítačky: např. 3 1 +3 1 =6 1 (11 2 +11 2 =11 2 ) 3. Vypracujte protokol o měření 2.7.2 Použité přístroje: Zdroj vstupních hodnot: Zobrazovač hodnot: Hradla: Log selektor RC Log probe RC 2x 74 (4x NND) 7486 (4x XOR) 2x 7432 (4x OR) 2x 748 (4x ND) 2.7.3 Teorie: Binární sčítačka Sčítání binárních čísel se řídí rovnicí: S i = i +B i +C i kde i,b i jsou sčítanci, C i představuje přenos z nižšího řádu a S i je výsledek. Z toho plyne, že sčítačka má tři stupy i,b i,c i a dva výstupy S i,c i+1. Blokové schéma pro sčítání dvou tříbitových čísel je patrné z Obr. 1. Obr. 1. Blokové schéma 3-bitové sčítačky

Všimněte si, že člen pro sčítání v -tém řádu má pouze vstupy dva,b a to proto, že v tzv. nultém řádu se nepřičítá přenos z nižšího řádu. Tento člen Σ/2 se nazývá polosčítačka. Pro sčítání ve vyšších řádech už se využívá úplné sčítačky Σ. K přenosu do vyššího řádu tedy C i = 1 nastane při překročení maximální cifry při součtu. Tedy když i + B i = 1 + 1. Příklad sečtení dvou tříbitových čísel =( 2, 1, )=(,1,1) a B=(B 2,B 1,B )=(1,,1) vidíme níže. Obr. 2. Součet dvou tříbitových čísel Postup vytvoření polosčítačky Pravdivostní tabulka pro polosčítačku má dvě vstupní hodnoty,b a dvě výstupní. S je výsledek sčítaní a C 1 je přenos do vyššího řádu. Tab. 1. Pravdivostní tabulka polosčítačky B S C 1 1 1 1 1 1 1 1 Nejprve pro výstupní funkce S a C 1 vytvoříme dvě logické rovnice. Tyto logické rovnice vytvoříme pomocí pravdivostní tabulky a to buď přímo z tabulky pomocí logických funkcí a nebo pomocí Karnaughových map. Jelikož je tabulka poměrně jednoduchá, můžeme vytvořit rovnice přímo výpisem pro řádky, v nichž jsou jednotlivé výstupní funkce rovny 1. Rovnice sestavíme tak, že v rámci řádku opíšeme vstupní proměnné a provádíme mezi nimi

logický součin. Pokud je hodnota proměnné v tabulce rovna, proměnnou opatříme negací. Mezi řádky pak provádíme logický součet. Rovnice odvozené z tabulky 1. vidíme níže: S C 1 = = + Po sestavení logických rovnic z nich vytvoříme schéma zapojení polosčítačky, které bude mít rovněž dva vstupy,b a dva výstupy S,C 1 (viz Obr.3). Obr. 3. Schéma zapojení polosčítačky 2.7.4 Domácí příprava: a) Z pravdivostní tabulky pro polosčítačku sestavte logickou funkci pro S a C 1. Navrhněte schéma zapojení pomocí logických členů NND (viz. postup v příkladu). K úpravě funkce využijte De Morganových zákonů. b) Z pravdivostní tabulky pro úplnou sčítačku sestavte K-mapu. Z K-mapy sestavte funkce pro S 1 a C 2. Funkci C 2 realizujte pomocí logických členů NND a funkci S 1 realizujte dle možností (nejlépe použitím logického členu XOR). K úpravě funkce využijte De Morganových zákonů.

2.7.5 Zadání: 1) Polosčítačka a) Poznamenejte si používané součástky a přístroje. b) Na základě schématu polosčítačky zapojeného pomocí logických členů NND (viz. domácí příprava) zapojte obvod a ověřte jeho funkčnost. POSTUP: - jako zdroj logických hodnot, B použijte výstupy Log selektoru, 1. Výstupy S, C 1 připojte na vstupy zobrazovače (Log probe, 1 ), viz. Obr.3. - pro použité součástky použijte napájení 5V ze základní desky sestavy RC2 (module board) - volbu vstupních hodnot, B provádějte pomocí tlačítek Log selektoru na základě pravdivostní tabulky a výstupy zobrazené na zobrazovači Log probe porovnávejte s výstupy v pravdivostní tabulce. c) Po ověření správné funkčnosti zavolejte vyučujícího ke kontrole. Tab. 2. Pravdivostní tabulka polosčítačky B S C 1 1 1 1 1 1 1 1 2) Úplná sčítačka a) Poznamenejte si používané součástky a přístroje. b) Opět použijte schéma z domácí přípravy a ověřte jeho funkčnost, případně jej opravte. Postup je stejný jako u polosčítačky. Pro připojení vstupní hodnoty C 1 využijte opět Log selektoru, napojením na výstup 2.

Tab. 3. Pravdivostní tabulka pro úplnou sčítačku 1 B 1 C 1 S 1 C 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3) 3-bitová sčítačka Navrhněte schéma zapojení pro 3-bitovou sčítačku, zapojte jej a ověřte si jeho funkčnost. Jedná se vlastně o kombinaci polosčítačky a dvou úplných sčítaček viz. obecné schéma 3- bitové sčítačky Obr.1. Sčítačka bude mít 6 vstupních hodnot - 2, B - B 2, 4 výstupní hodnoty S S 2 a C 3. Přenosy do vyšších řádů C 1, C 2 boudou vždy připojeny k další sčítačce. Přenos C 3 zůstane pouze jako výstup. C 1 bude tedy připojeno k první úplné sčítačce a C 2 k druhé úplné sčítačce. K realizaci použijte libovolné logické členy.