Číslo projektu Číslo materiálu Z.1.07/1.5.00/34.0581 VY_3_INOVAE_TE_.MA_18_Čítače asynchronní, synchronní Název školy Autor Tematická oblast Ročník Střední odborná škola a Střední odborné učiliště, Dubno Ing. Miroslav Krýdl ČÍSLIOVÁ TEHNIKA druhý Datum tvorby Srpen 01 Anotace Tematický celek je zaměřen na problematiku základů číslicové techniky. Prezentace je určena žákům.ročníku, slouží jako doplněk učiva. Pokud není uvedeno jinak, použitý materiál je z vlastních zdrojů autora
Čítače asynchronní, synchronní
Čítače
Čítače - Jsou sekvenční logické obvody, které slouží k načítání impulsů v pravidelných či nepravidelných intervalech. Základní rozdělení a) Mechanické čítače pracují nejčastěji v dekadické soustavě jsou ovládány mechanicky pomocí táhel, převodů, pák, atd. ( Př. Elektroměry, tachometry, atd. ) b) Elektromechanické čítače pracují opět v dekadické soustavě jsou ovládány elektromechanicky pomocí relé či stykačů ( Př. Počitadla, tachometry, atd.) c) Elektronické čítače pracují v binární soustavě základem jsou klopné obvody JK, D.
Základní vlastnosti čítačů 1) Kapacita - určuje kolik impulsů je čítač schopen načíst. Je určena soustavou pro zobrazení a počtem zobrazovacích řádů Řád Hodnota zobrazení Dekadická soustava 0 až 9 Binární soustava 0 až 1 Obr. 1
Základní vlastnosti čítačů ) Rychlost čítání - načítají se impulsy v pravidelných či nepravidelných intervalech (clock). 3) Směr čítání - Nahoru (UP) 0; 1; ; 3; n - ; n - 1; n - Dolu (DOWN) n; n - 1; n - ; n - 3; ; 1; 0 7 0 6 1 5 4 3 čítač DOWN čítač UP Obr.
Základní vlastnosti čítačů ) Rychlost čítání - načítají se impulsy v pravidelných či nepravidelných intervalech (clock). 3) Směr čítání - Nahoru (UP) 0; 1; ; 3; n - ; n - 1; n - Dolu (DOWN) n; n - 1; n - ; n - 3; ; 1; 0 7 0 7 0 6 1 6 1 5 5 4 3 4 3 čítač UP Obr. 3 Obr. 4 čítač DOWN
Základní vlastnosti čítačů 4) Dle omezení kapacity - s neomezenou kapacitou (čítání v plném rozsahu) - omezenou kapacitou (čítání s omezeným počtem stavů, např. 5 z 8) 7 0 7 0 6 1 6 1 5 5 4 3 čítač DOWN čítač UP 4 3 čítač DOWN čítač UP Obr. 5 Obr. 6
5) Dle časové vazby při čítání - Asynchronní - Synchronní Základní vlastnosti čítačů Q Q Q Q P Obr. 7 Q Q Q Q P Obr. 8
Asynchronní čítač z D obvodů
Asynchronní čítače z D obvodů Tyto čítače jsou realizovány z D obvodů. Obvod D se musí se zapojit tak, aby na výstupu byla poloviční frekvence. Tato podmínka je splněna tím, že negovaný výstup se propojí se vstupem D. D Q P 1 Obr. 9 Obr. 10
Asynchronní čítače z D obvodů Asynchronní čítač čítá UP či DOWN podle toho, který signál se použije jako hodinový nebo podle toho odkud se bere signál pro zobrazení výstupních hodnot. Z tohoto důvodu vzniknou čtyři možná zapojení. 1) vstup následujícího stupně je napájen z výstupu Q výstup pro zobrazení je odebírán z výstupu Q ) vstup následujícího stupně je napájen z výstupu Q výstup pro zobrazení je odebírán z výstupu /Q 3) vstup následujícího stupně je napájen z výstupu /Q výstup pro zobrazení je odebírán z výstupu Q 4) vstup následujícího stupně je napájen z výstupu /Q výstup pro zobrazení je odebírán z výstupu /Q
Asynchronní čítač z D obvodů - DOWN ( 0 ) Q ( 1 ) Q 3 ( ) D D D P 1 Q Q1 Q1 - vstup následujícího stupně je napájen z výstupu Q - výstupní signál je odebírán z výstupu Q Obr. 11 7 0 6 1 5 4 3 čítač DOWN Obr. 13 Obr. 1
Asynchronní čítač z D obvodů - UP ( 0 ) Q ( 1 ) Q 3 ( ) D D D P 1 Q Q1 Q1 - vstup následujícího stupně je napájen z výstupu Q - výstupní signál je odebírán z výstupu /Q Obr. 14 7 0 6 1 5 4 3 čítač UP Obr. 16 Obr. 15
Asynchronní čítač z D obvodů - UP ( 0 ) Q ( 1 ) Q 3 ( ) D D D P 1 Q Q1 Q1 - vstup následujícího stupně je napájen z výstupu /Q - výstupní signál je odebírán z výstupu Q Obr. 17 7 0 6 1 5 4 3 čítač UP Obr. 19 Obr. 18
Asynchronní čítač z D obvodů - DOWN ( 0 ) Q ( 1 ) Q 3 ( ) D D D P 1 Q Q1 Q1 - vstup následujícího stupně je napájen z výstupu /Q - výstupní signál je odebírán z výstupu /Q Obr. 0 7 0 6 1 5 4 3 čítač DOWN Obr. Obr. 1
Asynchronní čítač z JK obvodů
Asynchronní čítače z JK obvodů Tyto čítače jsou realizovány z JK obvodů, základní podmínkou vyplývající z pravdivostní tabulky pro JK obvod je nastavení vstupů J a K na trvalou hodnotu 1. P J 1 K 1 + Obr. 3 Asynchronní čítač čítá UP či DOWN podle toho, který signál se použije jako hodinový nebo podle toho odkud se bere signál pro zobrazení výstupních hodnot. Z tohoto důvodu vzniknou čtyři možná zapojení. 1) vstup následujícího stupně je napájen z výstupu Q výstup pro zobrazení je odebírán z výstupu Q ) vstup následujícího stupně je napájen z výstupu Q výstup pro zobrazení je odebírán z výstupu /Q 3) vstup následujícího stupně je napájen z výstupu /Q výstup pro zobrazení je odebírán z výstupu Q 4) vstup následujícího stupně je napájen z výstupu /Q výstup pro zobrazení je odebírán z výstupu /Q
Asynchronní čítač z JK obvodů - DOWN ( 0 ) Q ( 1 ) Q 3 ( ) P J 1 J Q J 3 K K Q 1 1 K Q 3 Q 3 Q 3 + - vstup následujícího stupně je napájen z výstupu Q - výstupní signál je odebírán z výstupu Q Obr. 4 7 0 6 1 5 4 3 čítač DOWN Obr. 6 Obr. 5
Asynchronní čítač z JK obvodů - UP ( 0 ) Q ( 1 ) Q 3 ( ) P J 1 J Q J 3 K K Q 1 1 K Q 3 Q 3 Q 3 + - vstup následujícího stupně je napájen z výstupu Q - výstupní signál je odebírán z výstupu /Q Obr. 7 7 0 6 1 5 4 3 čítač UP Obr. 9 Obr. 8
Asynchronní čítač z JK obvodů - UP ( 0 ) Q ( 1 ) Q 3 ( ) P J 1 J Q J 3 K K Q 1 1 K Q 3 Q 3 Q 3 + Obr. 30 - vstup následujícího stupně je napájen z výstupu /Q - výstupní signál je odebírán z výstupu Q 7 0 6 1 5 4 3 čítač UP Obr. 3 Obr. 31
Asynchronní čítač z JK obvodů - DOWN ( 0 ) Q ( 1 ) Q 3 ( ) P J 1 J Q J 3 K K Q 1 1 K Q 3 Q 3 Q 3 + - vstup následujícího stupně je napájen z výstupu /Q - výstupní signál je odebírán z výstupu /Q Obr. 33 7 0 6 1 5 4 3 čítač DOWN Obr. 35 Obr. 34
Synchronní čítače
Jsou realizovány z klopných obvodů JK a D. Pro řešení návrhu synchronního čítače je třeba vytvořit tabulku přechodů JK nebo D obvodu. Dvoustupňový synchronní čítač obsahuje JK ( D ) obvody Tento čítač může pracovat maximálně jako modulo 4. 0 0 3 1 3 1 čítač UP čítač DOWN Obr. 36 Obr. 37
Třístupňový synchronní čítač obsahuje 3 JK ( D ) obvody Tento čítač může pracovat maximálně jako modulo 8. 7 0 6 1 5 4 3 čítač DOWN čítač UP Obr. 38
Čtyřstupňový synchronní čítač obsahuje 4 JK ( D ) obvody Tento čítač může pracovat maximálně jako modulo 16.
Synchronní čítače jsou realizovány z klopných obvodů JK nebo D. Pro řešení návrhu synchronního čítače je třeba vytvořit tabulku přechodů JK nebo D obvodu.
Tabulky přechodů pro synchronní čítače
Tabulka přechodů pro JK obvod Pravdivostní tabulka pro JK obvod s J K Q n Q n+1 0 0 0 0 0 1 0 0 1 1 0 1 0 0 3 0 1 1 0 4 1 0 0 1 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0 Pravdivostní tabulka i J K 0 0 0 Q n Q 1 1 0 1 0 1 0 3 n 1 1 Q Tab. Tab. 1 Q n - hodnota vnitřního stavu klopného obvodu Q n+1 - hodnota následujícího stavu klopného obvodu
Realizace z JK klopného obvodu. Pravdivostní tabulka pro JK obvod s J K Q n Q n+1 0 0 0 0 0 1 0 0 1 1 0 1 0 0 3 0 1 1 0 4 1 0 0 1 5 1 0 1 1 6 1 1 0 1 7 1 1 1 0 Tabulka přechodů pro JK obvod Požadovaný vstup Stavy vstupů Q n Q n+1 J K 0 0 0 X Stavy 0; 0 1 1 X Stavy 4; 6 1 0 X 1 Stavy 3; 7 1 1 X 0 Stavy 1; 5 Tab. 3 Tab. 4 Př. Přechod Q n Q n+1 = 0 0 nastane buď pomocí JK = 0 0 nebo JK = 0 1, což dává podmínku 0 X. 0 X = hodnota na výstupu J musí být rovna 0, hodnota na vstupu K může být rovna 1 nebo 0, což znamená, že je libovolná.
Realizace z D klopného obvodu. Pravdivostní tabulka pro D obvod s D Q n Q n+1 0 0 0 0 1 0 1 0 1 0 1 3 1 1 1 Tabulka přechodů pro D obvod Požadovaný vstup Stavy vstupu Q n Q n+1 D 0 0 0 Stav 0 0 1 1 Stav 1 0 0 Stav 1 1 1 1 Stav 3 Tab. 5 Tab. 6
Použité zdroje: Kesl, Jan. Elektronika III Číslicová technika. Praha :BEN, 003. 11 s. ISBN 80-7300-076-8. Obr. 1; ; 3; 4; 5; 6; 7; 8; 9; 10; 11; 1; 13; 14; 15; 16; 17; 18; 19; 0; 1; ; 3; 4; 5; 6; 7; 8; 9; 30; 31; 3; 33; 34; 35; 36; 37; 38: archiv autora. Tab. 1; ; 3; 4; 5; 6: archiv autora.