TTL 7474 & RST & & RST-KO & & & CLK

Transkript

1 klopný obvod 7474

2 klopný obvod 7474 [] Komerčne vyrábaný klopný obvod (v TTL technike) nesie označenie Jeho vnútorná štruktúra je opäť na báze RST klopného obvodu, je však odstránená nesymetria cesty dátového signálu ku (bývalým) vstupom S a R RST-KO a naviac - obvod umožňuje činnosť vo dvoch režimoch synchrónnom a asynchrónnom. Obvod má štyri vstupy: dátový vstup CLK hodinový vstup (bývalý T vstup) a pre asynchrónny režim vstupy a, ktoré pracujú s negatívnou logikou. SS RR SS RR CLK Q

3 klopný obvod 7474 [2] Schématická značka obvodu má tvar: Zvláštnosťou obvodu je okamžik nastavenia výstupných hodnôt Q a. Obvod ich nastavuje v okamihu nábežnej hrany hodinového signálu CLK, od tejto chvíle až po nasledujúcu nábežnú hranu hodinového signálu sa stav obvodu nedá zmeniť. V schématickej značke to vyjadruje dovnútra orientovaný trojuholníček pri vstupe CLK. CLK SS RR Q

4 klopný obvod 7474 [3] Činnosť obvodu v synchrónnom režime: Vstupy a sú neaktívne, t.j. SS RR = =. SS RR Pokiaľ je aj hodinový vstup CLK neaktívny (CLK = ), obvod sa dostáva do pamäťového režimu. Rozhodujúcimi signálmi sú nulové hodnoty CLK na vstupoch hradiel a. Tie samotné zabezpečia, že oba výstupy týchto hradiel sú v stave, čo je podmienka pre pamäťový režim výstupného RS klopného obvodu. SS = RR = CLK= Qn=Qn- nn = nn

5 klopný obvod 7474 [4] Na tom istom obrázku sledujme aj to, ako sa v obvode rozšíri signál, aj keď ten v tomto okamžiku nemá vplyv na výstupný stav. Na hradle sú na dvoch vstupoch pevné hodnoty, takže obvod teraz funguje ako invertor, preto na jeho výstupe je hodnota. Tá sa dostane na vstupy hradiel a. Stav hradla nemôže ovplyvniť, hradlo opäť funguje ako invertor a na jeho výstupe SS = RR = CLK= je hodnota. Tá však nemôže na vstupe hradla ovplyvniť jeho stav. Qn=Qn- nn = nn

6 klopný obvod 7474 [5] Znamená to, že po dobu neaktívnej hodnoty hodinového signálu (CLK=) možno meniť vstupnú hodnotu na dátovom vstupe bez toho, aby sa ovplyvnil výstupný stav klopného obvodu. V tejto dobe sa spravidla pripraví na vstupe hodnota pre nasledujúci zápis do klopného obvodu.

7 klopný obvod 7474 [6] Teraz v časovom okamžiku t - vykonajme na vstupe CLK komutáciu zo stavu do stavu. Pre obvod 7474 je dôležitá nábežná hrana hodinového signálu a budeme ju označovať symbolom. V tomto okamžiku sa okrem hodinových signálov na vstupoch hradiel a nemohol zmeniť ešte ani jeden daľší signál na vstupoch hradiel až 4, pretože všetky sú odvodené z výstu- pov a tie sa v okamihu komutácie ešte nemohli zmeniť. CLK= SS = RR = Qn nn

8 klopný obvod 7474 [7] V okamihu t - nábežnou hranou hodinového signálu CLK - sa na vstupy hradiel a dostávajú samé jednotkové hodnoty (samozrejme okrem signálov a ), takže tieto hradlá opäť fungujú ako invertory a s časovým ones- korením t vygenerujú na svojich výstupoch hodnoty a. Tieto následne nastavia výstupný RS klopný obvod do stavu Q n = a n = SS = RR = Vstupná hodnota sa preniesla do priameho výstupu obvodu Q. CLK= Qn = nn =

9 klopný obvod 7474 [8] S nastavením hodnôt na výstupoch hradiel a sa zároveň v čase t + t prepíšu aj niektoré vstupné hodnoty na hradlách, a. Treba si všimnúť, že spätnoväzbové signály majú tú istú hodnotu, ako už prítomné signály odvodené od vstupu. Pôsobením týchto signálov sa stane -klopný obvod necitlivý na ďalšie zmeny na dátovom vstupe. okumentuje to nasledujúca analýza obvodu: CLK= SS = RR = Qn = nn =

10 klopný obvod 7474 [9] Pokúsme sa teda (stále ešte počas aktívneho stavu hodinového vstupu CLK = ) zmeniť hodnotu dátového vstupu. Musíme rozlíšiť dva možné prípady pôvodná hodnota bola =, resp. =. V prvom prípade robíme komutáciu :. Táto zmena však neovplyvní už ani stav hradla, pretože na jednom jeho vstupe je signál =, ktorý SS = RR = CLK= : udrží výstupný stav hradla na pôvodnej hodnote =. = = Qn = nn =

11 klopný obvod 7474 [] V druhom prípade (vstup bol pô- vodne v stave = ) robíme komutá- ciu :. Tá síce zmení stav hradla (z pôvodnej hodnoty na ), ale táto zmena neovplyvní stavy hradiel a, pretože na ich vstupoch je spätnoväzbový signál =, ktorý zaistí, že výstupné hodnoty týchto dvoch hradiel ostanú na pôvodnej hodnote =. CLK= Záver: stav obvodu sa - po prekopírovaní vstupnej hodnoty na výstup Q n počas nábežnej hrany hodinového impulzu - už nedá zmeniť ďalšou komutáciou na vstupe. SS = RR = : = = = = Qn = nn =

12 klopný obvod 7474 [] Graficky možno synchrónny režim znázorniť priebehmi: CLK Q Obvod je citlivý iba na nábežnú hranu hodinového signálu CLK, kedy jeho priamy výstup Q preberie hodnotu vstupu. Od tejto chvíle až do novej nábežnej hrany hodinového signálu sa stav obvodu nedá zmeniť.

13 klopný obvod 7474 [2] Asynchrónny režim činnosti -klopného obvodu 7474: V tomto prípade aktívnu úlohu zohrávajú vstupy a. Nulovanie obvodu =, =. Nulová hodnota signálu nastaví výstupy obvodov, a dolného obvodu výstupného RS-KO na hodnotu, takže nn =. Táto jednotka sa prenesie na vstup horného hradla RS-KO a tri jednotky na vstupe zabezpečia, že Q n =. Obvod sa vynuluje. átový vstup je neaktívny, lebo obvod je vstupom napevno nastavený na výstupnú hodnotu. SS RR RR RR SS = RR = CLK SS RR Qn= nn =

14 klopný obvod 7474 [3] Prípadné zmeny na hodinovom vstupe CLK sa síce prenesú na výstup hradla, ale nemôžu ovplyvniť výstup RS-KO, pretože jeho dolné hradlo je RR ovládané signálom =. SS = RR = Qn= CLK nn =

15 Nastavenie obvodu =, =. klopný obvod 7474 [4] To, že horné hradlo RS-KO má výstup v stave (Q n =) je dané priamo signálom SS = na jeho vstupe. Treba ďalej uká- zať, že výstup hradla je v stave, aby na dolnom obvode RS-KO boli tri vstupy jednotkové a výstup bol =. Pokiaľ je hodinový vstup na úrovni, je táto podmienka splnená tým, že hodinový vstup obvodu je v stave. SS nn RR SS = RR = CLK= Qn= nn =

16 klopný obvod 7474 [5] Ak je hodinový vstup vo vysokej úrovni (CLK=) prichádza k slovu skutočnosť, že signálom = sa nastavil aj výstup obvodu na úroveň, preto na vstupe hradla sú teraz tri jednotky a jeho výstup je nulový. Táto nula ovláda hradlo, ktoré aj teraz bude produkovať na svojom výstupe potrebnú jednotkovú hodnotu. Obvod sa asynchrónne nastaví. SS SS = RR = CLK= Qn= nn =

17 Aplikácie s -KO 7474

18 Aplikácie s -KO 7474 [7] Jedným z najjednoduchších príkladov využitia klopného obvodu je zapojenie vo funkcii deličky kmitočtu: Zapojenie spočíva v prepojení invertujúceho výstupu so vstupom. Na hodinový vstup CCCCCC privedieme pravouhlý periodický signál s periódou TT. vstupy SS a RR sú v neaktívnom stave. CLK = TT TT +55 VV TT CCCCCC SS RR

19 Aplikácie s -KO 7474 [8] Prepojenie spôsobuje, že pri každej nábežnej hrane hodinového impulzu CLK je na vstupe opačný signál ako na výstupe. To spôsobuje, že každou nábežnou hranou CLK obvod zmení svoj stav na výstupe. +55 VV TT CCCCCC SS RR CLK TT TT =

20 Aplikácie s -KO 7474 [9] Z grafu je evidentné, že perióda výstup- ného signálu (T ) je dvojnásobkom periódy hodinového signálu CLK (T ), a teda frekvencia (f=/t) na výstupe je polovičná voči frekvencii hodín (f =f /2). +55 VV TT CCCCCC SS RR TT CLK TT =

21 Aplikácie s -KO 7474 [2] Logickým pokračovaním našich úvah je spojenie viacerých takýchto deličiek kmitočtu do série za sebou: +55 VV TT CCCCCC CCCCCC CCCCCC CCCCCC SS RR SS RR SS RR SS RR Kým prvý z obvodov je riadený nábežnou hranou hodinového impulzu CLK, každý nasledujúci obvod využíva ako zdroj hodinového signálu invertovaný výstup predchádzajúceho obvodu. Výsledné priebehy zobrazuje grafická schéma: 22 33

22 Štvorbitová delička kmitočtu: Aplikácie s -KO 7474 [2] CLK TT TT TT TT TT 44 33

23 Aplikácie s -KO 7474 [22] Na výstupoch Q, Q, Q 2 a Q 3 dostávame postupne pravouhlé signály s kmitočtami: f /2, f /4, f /8 a f /6 (f =/T je kmitočet privádzaného hodinového signálu CLK). Existuje aj druhá (a pravdepodobne dôležitejšia) interpretácia výsledku práve vyšetrovaného zapojenia štvorice - klopných obvodov. V grafickom zobrazení priebehov signálov na jednotlivých výstupoch Q, Q, Q 2 a Q 3 pripíšme booleovské hodnoty {, } jednotlivých stavov po každom hodinovom impulze (CLK):

24 Stavy výstupov Q, Q, Q 2 a Q 3 : CLK Aplikácie s -KO 7474 [23]

25 Aplikácie s -KO 7474 [24] Teraz stačí vypísať získané výsledky v tabuľke, aby sme mohli konštatovať, že náš obvod predstavuje "počítadlo" samozrejme v dvojkovej sústave cyklicky od nuly po pätnásť. Nazývame ho 4-bitový binárny dopredný čítač. Vlastnosť "dopredný" vyjadruje skutočnosť, že obvod počíta v prirodzenom poradí,, 2, 5. Malou úpravou (hodinové vstupy odvodené od priamych výstupov Q) sa čítač zmení na reverzný (5, 4, 3, 3, 2,, ). Q 3 Q 2 Q Q []

26 Aplikácie s -KO 7474 [25] Samozrejme, že vo funkcii čítača už netrváme na tom, aby na hodinový vstup prichádzal periodický signál. Tento signál môže byť napr. odvodený od svetelnej rampy na vstupe na štadión a počítať počet divákov, ktorí sa prišli pozrieť na futbalový zápas. Rozsah počítania je daný počtom použi- n 2 n tých klopných obvodov a rastie mocni- 4 6 nami 2 n

27 Aplikácie s -KO 7474 [26] Skrátenie cyklu počítania binárneho čítača. Problematika prevodu medzi desiatkovou a dvojkovou číselnou sústavou sa podpísala aj na oblasť čítačov. S troma -KO vieme počítať v rozsahu,, 7; so štyrmi v rozsahu,, 5. Návrh čítača v rozsahu,, vychádza zo štvorbitového čítača s "násilným " vynulovaním pri prechode medzi stavmi (dekadické hodnoty 9 ). oddelí sa asynchrónne nulovanie RR od asynchrónneho nastavenia SS ; z priamych a invertujúcich výstupov -KO sa vytvorí minterm zodpovedajúci dekadickej hodnote = príslušné výstupné hodnoty ako vstupy 4-bitového hradla NAN vygenerujú - potom ako čítač prejde do stavu - na vstupe RR nulový signál, ktorým sa celý čítač dostane do stavu.

28 Skrátenie cyklu čítania: Aplikácie s -KO 7474 [27] +55 VV TT CCCCCC CCCCCC CCCCCC CCCCCC SS RR SS RR SS RR SS RR =

29 Aplikácie s -KO 7474 [28] Na grafe výstupných hodnôt vidieť, že táto metóda skrátenia cyklu čítania binárneho čítača prináša nový problém hradlo NAN, ktoré generuje nulovací signál RR vyhod- nocuje výstupy -KO a pri detekcii dekadickej hodnoty nuluje obvod. To ale znamená, že v čítači sa hodnota najprv musí vygenerovať, aby sa následne celý obvod vynuloval. Znamená to konkrétne, že na výstupe Q sa vygeneruje (síce krátky) kladný impulz. Tento nedostatok sa dá odstrániť opozdeným uvoľnením výstupných hodnôt. CLK