VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno



Podobné dokumenty
VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.


SEKVENČNÍ LOGICKÉ OBVODY

BDIO - Digitální obvody

Logické funkce a obvody, zobrazení výstupů

2.9 Čítače Úkol měření:

Sylabus kurzu Elektronika

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Struktura a architektura počítačů (BI-SAP) 4

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Registry a čítače část 2

Typy a použití klopných obvodů

2.8 Kodéry a Rekodéry

1. Seznamte se s výukovou platformou FITkit (

Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

Cíle. Teoretický úvod

Návrh čítače jako automatu

L A B O R A T O R N Í C V I Č E N Í

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.

Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje

Sekvenční logické obvody

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Návrh synchronního čítače

Střídací tabule na fotbal

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

Číslicové obvody základní pojmy

Sekvenční logické obvody

1 Digitální zdroje. 1.1 Převod digitálních úrovní na analogový signál. Cílem cvičení je osvojení práce s digitálními zdroji signálu.

Zvyšování kvality výuky technických oborů

Způsoby realizace této funkce:

4. Elektronické logické členy. Elektronické obvody pro logické členy

Logické obvody 10. Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita Logické obvody - 10 hazardy 1

Architektura počítačů Logické obvody

Krokové motory. Klady a zápory

KOMBINAČNÍ LOGICKÉ OBVODY

2-LC: ČÍSLICOVÉ OBVODY

OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Architektura počítačů Logické obvody

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

Převod Bin do BCD pomocí Hornerova schématu

Obsah DÍL 1. Předmluva 11

Logické obvody. Přednáška 6. Prof. RNDr. Peter Mikulecký, PhD.

MATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ

Programovatelné relé Easy (Moeller), Logo (Siemens)

Návrh asynchronního automatu

Systém řízení sběrnice

Zvyšování kvality výuky technických oborů

Principy počítačů I - Procesory

PROGRAMOVATELNÉ LOGICKÉ OBVODY

Číslicová technika 2. část učební texty (HS - určeno pro potřebu SPŠ Zlín) Str.: - 1 -

Úvod do počítačových architektur

VYSOKÁ ŠKOLA BÁŇSKÁ TECHNICKÁ UNIVERZITA OSTRAVA FAKULTA ELEKTROTECHNIKY A INFORMATIKY. Předmět: MODULOVANÉ SIGNÁLY. Semestrální projekt

MĚŘENÍ HRADLA 1. ZADÁNÍ: 2. POPIS MĚŘENÉHO PŘEDMĚTU: 3. TEORETICKÝ ROZBOR. Poslední změna

Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011

Programovatelné relé Easy (Moeller), Logo (Siemens)

Struktura a architektura počítačů (BI-SAP) 3

Úvod do informačních technologií

Univerzální watchdog WDT-U2/RS485

Komunikace modulu s procesorem SPI protokol

LOGICKÉ SYSTÉMY PRO ŘÍZENÍ

Návod k obsluze ISI30/31/32/33

11. Logické analyzátory. 12. Metodika měření s logickým analyzátorem

Úvod do informačních technologií

3. Sekvenční logické obvody

5. Sekvenční logické obvody

k DUM 20. pdf ze šablony 1_šablona_automatizační_technika_I 01 tematický okruh sady: logické obvody

Témata profilové maturitní zkoušky

Tlačítka. Konektor programování

LOGICKÉ OBVODY. souèástka se doplòuje na sklad # souèástka na skladì, výprodej Dodací podmínky neoznaèených souèástek sdìlíme na poptávku

Pohled do nitra mikroprocesoru Josef Horálek

STŘEDNÍ PRŮMYSLOVÁ ŠKOLA STROJNICKÁ A STŘEDNÍ ODBORNÁ ŠKOLA PROFESORA ŠVEJCARA, PLZEŇ, KLATOVSKÁ 109. Miroslav Hůrka MECHATRONIKA

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant

mové techniky budov Osnova Základy logického Druhy signálů

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

Seznam témat z předmětu ELEKTRONIKA. povinná zkouška pro obor: L/01 Mechanik elektrotechnik. školní rok 2018/2019

INTERSIL ICM7226A/B. Objednací číslo:

Inovace bakalářského studijního oboru Aplikovaná chemie. Reg. č.: CZ.1.07/2.2.00/

VY_32_INOVACE_CTE_2.MA_19_Registry posuvné a kruhové. Střední odborná škola a Střední odborné učiliště, Dubno Ing. Miroslav Krýdl

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

Základy logického řízení

SEP2 Sensor processor. Technická dokumentace

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry

1. Univerzální watchdog WDT-U2

Vzorový příklad. Postup v prostředí ISE. Zadání: x 1 x 0 y Rovnicí y = x 1. Přiřazení signálů:

Otázka 10 - Y36SAP. Zadání. Logické obvody. Slovníček pojmů. Základní logické členy (hradla)

Zkouškové otázky z A7B31ELI

1. 5. Minimalizace logické funkce a implementace do cílového programovatelného obvodu CPLD

3. REALIZACE KOMBINAČNÍCH LOGICKÝCH FUNKCÍ

Informační a komunikační technologie

HODNOCENÍ PROFILOVÉ ČÁSTI MATURITNÍ ZKOUŠKY

Program "Světla" pro mikropočítač PMI-80

Transkript:

Číslo projektu Číslo materiálu Název školy Autor Tematická oblast Ročník CZ.1.07/1.5.00/34.0581 VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno Jan Pošvář Odborný výcvik, číslicová technika Druhý Datum tvorby 15. 9. 2012 Anotace Seznámení s kombinací obvodů CMOS, rozbor problému čítače s CD4518. Pokud není uvedeno jinak, použitý materiál je z vlastních zdrojů autora

Práce Spojení kombinačních a sekvenčních obvodů Kombinační obvod obvod, který reaguje ihned na nějakou podmínku na vstupu, obvykle podle vzorce funkce, kterou představuje. Sekvenční obvod obvod, který za splnění podmínky pracuje se svou paměťovou částí. Jde tedy o stavový obvod s pamětí. Spojením kombinačního a sekvenčního obvodu můžeme vytvořit jistou logiku, která bude řešit daný problém v čase, protože si uchovává předchozí stav v paměti. Nejjednodušším takovým obvodem je RS-KO, který řeší obecně používaný problém zapínání stroje jedním tlačítkem a vypínání jiným tlačítkem. Jedná se o obvod, který místo otočného vypínače používá relátek, častěji stykače. Dalším obvodem je obvod typu D, který uchovává data ve své paměti. Vhodným zapojením se z něj vytvoří obvod T, který po každém hodinovém impulsu mění svůj stav. Jejich kaskádovým zapojením (tzv. za sebou výstup jednoho řídí vstup následujícího) vzniká tzv. čítač asynchronní. Při použití obvodů JK a jejich kaskádovým zapojením vzniká čítač synchronní. Kombinačních obvodů je celá řada, od těch základních (NAND, AND, ) až ke specifickým (demultiplexer, multiplexer, dekodér). Jejich použití je buď obecné nebo specifické, podle jejich funkce. Například dekodér z BCD na sedmisegmentový display má přímo dané použití pro LED nebo LCD displaye. Kdežto NAND obvod je používán jako součást nějaké specifické rovnice, která obsahuje více takových i jiných obvodů. Sekvenční obvody jsou také obecné a účelové. Mezi obecné řadíme právě RS-KO, D, JK, čítač. Mezi účelové řadíme všechny ostatní. Účelovým obvodem může být výše zmíněný BCD dekodér obohacený o vnitřní střadač, který uchovává data uvnitř obvodu, i když se data na vnější sběrnici mění. To umožňuje zjednodušit návrh schématu a desky plošných spojů, neboť každý LED display nepotřebuje vlastní datové vstupy. Je celkem přirozené, že se tím zesložiťuje multiplexování takového signálu například pomocí MCU, který postupně předá informace jednotlivým dekodérům. Popis problému: vytvořte čítač impulsů od 0 do 9 pomocí binárního čítače a stav zobrazte na LED display. Řešení: Zadání problému nám ukazuje 3 části: 1.čítač počítá od 0 do 9 2.použijeme binární čítač 3.výsledek zobrazíme na LED display pro binární čítání do 9 potřebujeme 10 stavů:

Tabulka 1: stavy 8 4 2 1 Stavy 0 0 0 0 Stav 0 0 0 0 1 Stav 1 0 0 1 0 Stav 2 0 0 1 1 Stav 3 0 1 0 0 Stav 4 0 1 0 1 Stav 5 0 1 1 0 Stav 6 0 1 1 1 Stav 7 1 0 0 0 Stav 8 1 0 0 1 Stav 9 1 0 1 0 Stav 10 1 0 1 1 Stav 11 1 1 0 0 Stav 12 1 1 0 1 Stav 13 1 1 1 0 Stav 14 1 1 1 1 Stav 15 Stav 9 a Stav 10 jsou zvýrazněny, protože se podle nich vytvoří funkce na resetování obvodu čítače. Pro to, abychom věděli, jak čítač resetovat, potřebujeme jej vybrat. Pro tuto funkci nám postačí obvod 4518, který obsahuje 2 takové 4-bitové čítače. Obrázek 1: vnitřní zapojení 4518 obrázek 2: pravdivostní tabulka Zdroj: http://www.datasheetcatalog.org/datasheets/120/109587_ds.pdf

Z pravdivostní tabulky je vidět, kdy čítač čítá a kdy je možné jej resetovat do stavu 1. To je tedy vždy. Problém je v tom, že když kombinační obvod zjistí stav 9, ihned čítač resetuje a tak prakticky není stav 9 vidět déle, než dobu reakce obvodů (max. jednotky μs). Naskytují se dvě možnosti řešení. Jednou je synchronizace s hodinami a druhou je reakce až na stav 10. Pro synchronizaci hodin bude rozhodný stav následující: 8 4 2 1 CLOCK 1 0 0 1 0 (sestupná hrana) Otázka zní: Bude tento stav dostačující? Uděláme tedy myšlenkovou simulaci: Čítač čítá s každým náběžným impulsem hodin (CLOCK). Sestupná hrana a následná vzestupná hrana mají mezi sebou časový rozestup. Když čítač dopočítá ke stavu 9 (1001), bude v tu chvíli CLOCK=1 a kombinační obvod nereaguje. Po následné sestupné hraně kombinační obvod resetuje čítač. Není tedy časový interval k další náběžné hraně tak dlouhý. Tím stav 9 sice nezmizí, bude se však objevovat kratší dobu než by měl. Druhou možností je resetovat obvod následujícím stavem (stav 10). Tento stav se objeví na výstupu čítače po dobu, než jej kombinační část vynuluje. Časový sled je zde dodržen, stavový sled je mírně překročen. Pokud vezmeme v úvahu fakt, že ve stavu 10 bude čítač jen nepatrnou část doby (jednotky μs) a další zpracování bude zobrazení, tento fakt nám nevadí. Pokud by další zpracování bylo důležité např. Pro výpočty, bylo by nutné obvod upravit na první variantu, anebo použít jiný čítač, například BCD. Po zvolení stavu 10 jako resetovacího, přejdeme rovnou k řešení obvodu. Resetovací stav je 1010(b) a rovnice zní : Y = (Q1xQ3)x(Q2xQ4). Protože čítač čítá inkrementačně, lze předpokládat, že nenastane stav 1111. Tímto závěrem se rovnice zjednodušuje na: Y = Q2xQ4. Podle vzorců základních členů TTL a CMOS logiky jde o hradlo AND. Úkol: Vytvořte v programu Multisim schéma tohoto obvodu proveďte simulaci zapište do tabulky stavy, kterými obvod prochází zapište, v jaké fázi CLOCK se obvod resetuje (náběžná, sestupná hrana)

Obrázek 3: zapojení čítače Tabulka 3: stavy simulace Q4 Q3 Q2 Q1 Zdroje: http://www.datasheetcatalog.org/datasheets/120/109587_ds.pdf 4518