5. Sekvenční logické obvody

Podobné dokumenty
3. Sekvenční logické obvody

Sekvenční logické obvody

Struktura a architektura počítačů (BI-SAP) 3


Návrh synchronního čítače

{ } SYNTÉZA TABULEK PŘECHODŮ 1. NEALGEBRAICKÉ METODY

Návrh asynchronního automatu

Konečný automat. Studium chování dynam. Systémů s diskrétním parametrem číslic. Počítae, nervové sys, jazyky...

SEKVENČNÍ LOGICKÉ OBVODY

Návrh čítače jako automatu

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

Sekvenční logické obvody

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje

Struktura a architektura počítačů (BI-SAP) 4

Registry a čítače část 2

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Kombinační automaty (logické obvody)

Otázka 10 - Y36SAP. Zadání. Logické obvody. Slovníček pojmů. Základní logické členy (hradla)

Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011

LOGICKÉ SYSTÉMY PRO ŘÍZENÍ

OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ

Návrh ovládání zdroje ATX

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

Logické obvody 10. Neúplné čítače Asynchronní čítače Hazardy v kombinačních obvodech Metastabilita Logické obvody - 10 hazardy 1

Logické funkce a obvody, zobrazení výstupů

Cíle. Teoretický úvod

PROGRAMOVATELNÉ LOGICKÉ OBVODY

Typy a použití klopných obvodů

KOMBINAČNÍ LOGICKÉ OBVODY

2.9 Čítače Úkol měření:

BDIO - Digitální obvody

Konečné automaty (sekvenční obvody)

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Způsoby realizace této funkce:

Střední průmyslová škola, Ústí nad Labem, Resslova 5, příspěvková organizace

CO JE STAVOVÝ AUTOMAT

Testování a spolehlivost. 3. Laboratoř Program Atalanta, BIST, testování sekvenčních obvodů

Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

4. Elektronické logické členy. Elektronické obvody pro logické členy

Logické systémy a jejich návrh

Zvyšování kvality výuky technických oborů

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody

Obsah DÍL 1. Předmluva 11

5. A/Č převodník s postupnou aproximací

VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Automatizace je proces při němž je řídicí funkce člověka nahrazována činností

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Naproti tomu gramatika je vlastně soupis pravidel, jak

1 z :27

VY_32_INOVACE_CTE_2.MA_19_Registry posuvné a kruhové. Střední odborná škola a Střední odborné učiliště, Dubno Ing. Miroslav Krýdl

Zvyšování kvality výuky technických oborů

2. Synchronní číslicové systémy

Kódováni dat. Kódy používané pro strojové operace

1. 5. Minimalizace logické funkce a implementace do cílového programovatelného obvodu CPLD

mové techniky budov Osnova Základy logického Druhy signálů

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Automaty a gramatiky(bi-aag) Formální překlady. 5. Překladové konečné automaty. h(ε) = ε, h(xa) = h(x)h(a), x, x T, a T.

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Projekt: Přístupový terminál

10. Techniky formální verifikace a validace

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Praktické úlohy- 2.oblast zaměření

HAZARDY V LOGICKÝCH SYSTÉMECH

2.7 Binární sčítačka Úkol měření:

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Logické řízení. Náplň výuky

Sylabus kurzu Elektronika

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

Operace ALU. INP 2008 FIT VUT v Brně

Úvod do informačních technologií

LOGICKÉ OBVODY X36LOB

Základy logického řízení

7. Popis konečného automatu

2. LOGICKÉ OBVODY. Kombinační logické obvody

Zvyšování kvality výuky technických oborů

Zpráva o průběhu přijímacího řízení na vysokých školách dle Vyhlášky MŠMT č. 343/2002 a její změně 276/2004 Sb.

Číslicové obvody základní pojmy

2-LC: ČÍSLICOVÉ OBVODY

1/1 ČESKÁ ZEMĚDĚLSKÁ UNIVERZITA V PRAZE PROVOZNĚ EKONOMICKÁ FAKULTA PŘIJÍMACÍ ŘÍZENÍ 2017/2018

Pohled do nitra mikroprocesoru Josef Horálek

Programování. řídících systémů v reálném čase. Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí

Struktura a architektura počítačů (BI-SAP) 10

Algoritmus. Přesné znění definice algoritmu zní: Algoritmus je procedura proveditelná Turingovým strojem.

Y36SAP Y36SAP-2. Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka Kubátová Y36SAP-Logické obvody 1.

Struktura a architektura počítačů

Algoritmy I. Číselné soustavy přečíst!!! ALGI 2018/19

Střední průmyslová škola, Ústí nad Labem, Resslova 5, příspěvková organizace

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

Struktura a architektura počítačů

VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ /14

Koncept pokročilého návrhu ve VHDL. INP - cvičení 2

Transkript:

5. Sekvenční logické obvody

3. Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou

3. Sekvenční logické obvody - příklad asynchronního sekvenčního obvodu

3. Sekvenční logické obvody příklad asynchronního sekvenčního obvodu. Příklad sledování polohy vozíku graf přechodů

3. Sekvenční logické obvody tabulka přechodů

3. Sekvenční logické obvody mapy Zakódované tabulky přechodů a výstupů Poznámka: řídící funkce a, b se ztotožňují s vnitř. prom.

3. Sekvenční logické obvody výsledné schéma Schéma vyhodnocovacích obvodů

3. Sekvenční logické obvody Mealy, Moore

3. Sekvenční obvody - paměťové členy, klopné obvody flip-flop Asynchronní klopné obvody

3. Sekvenční obvody fundamentální režim

3. Sekvenční obvody synchronní systémy

3. Sekvenční obvody synchronní systémy Model synchronního sekvenčního systému

3. Synchronní obvody Mealy a Moore

3. Synchronní obvody hladinové KO

3. Synchronní obvody Master- Slave RS

3. Synchronní klopné obvody - hranové

3. Synchronní klopné obvody hranové 2

3. Synchronní obvody model sekvenčního systému

3. Sekvenční systémy popis jako KA Matematický model Sekv. Log. Obvodu: jako Konečný automat KA je definován jako uspořádaná pětice, resp. šestice A = X, Y, Q, δ, λ resp. A = X, Y, Q,Q0 δ, λ Kde: X. množina možných kombinací hodnot vstup. proměnných - - jinak množina vstupních symbolů např. pro 3 vst. proměnné 3 má množina X 2 = 8 možných kombinací, tedy 8 symbolů Y. množina možných kombinací výstupních proměnných - jinak množina výstupních symbolů Q.,nožina možných kombinací hodnot na vnitřních proměnných - jinak množina vnitřních stavů Q0. počáteční vnitřní stav δ. stavově přechodová funkce : definuje příští vnitřní stav - zobrazuje se do tabulky přechodů δ: Xi x Qi Qi+1 λ. výstupní funkce : a) Xi x Qi Yi pro Mealyho automat - tab. výstupů b) Qi Yi pro Mooreův automat ξk. vstupní slovo - posloupnost vstupních symbolů X3X0X2.. ηk. výstupní slovo posloupnost výstupních symbolů Y0Y2Y0.

3. Sekvenční systém příklad popisu KA

3. Sekvenční systém příklad popisu KA 2

3. Sekvenční systém př. sériové sčítačkay

3. Sekvenční systém popis sériové sčítačky tabulkou přechodů a výstupů

3. Sekvenční systém použití tabulky přechodů

3. Sekvenční systém určení automatu Mealyho

3. Sekvenční systém příklad automatu Mealy

3. Sekvenční systém určení automatu Moore

3. Sekvenční systém postup návrhu synchr. a. 1. Provede se analýza zadání funkcí sekvenčního systému, event. se stanoví počet vstupních a výstupních proměnných (pokud to nebylo definováno na počátku). 2. Stanoví se počet vnitřních stavů a sestaví se tabulky přechodů a výstupů, resp. graf přechodů 3. Provede se podle situace redukce počtu vnitřních stavů. 4. Určí se počet vnitřních proměnných (tomu odpovídá počet KO) podle nerovnosti 2 r-1 < s 2 r Dále se navrhne vhodný kód pro zakódování vnitřních stavů a sestaví se zakódovaná tabulka přechodů. 5. Ze zakódované tabulky přechodů a přechodových funkcí zvoleného paměťového členu (KO) vytvoříme tabulky resp. mapy řídících funkcí těchto klopných obvodů. Z tabulek resp. map se naleznou minimalizované booleovské výrazy (z nich se pak realizuje kombinační logický obvod 1 KLO 1).

3. Sekvenční systém postup návrhu synchr. a. 6. Dále ze zakódované tabulky výstupů se naleznou minimalizované booleovské výrazy pro jednotlivé výstupní proměnné ( z nich se pak realizuje kombinační logický obvod 2 KLO 2). 7. Pak již můžeme nakreslit schéma zapojení a provede se výpočet parametrů synchronizačního (hodinového) signálu. 8. Na závěr se musí provést verifikace návrhu simulací jsou k dispozici různé simulační programy, jako např. OrCAD, B2LOGICx aj.) V další části si ukážeme alespoň jednoduché postupy sestrojení tabulky přechodů a tabulky výstupů.

3. Sekvenční systém sestrojení tabulek a) Sestrojení tabulky přechodů z časového diagramu Nechť je dá časový digram vstupních signálů a požadované odezvy na výstupní proměnné

3. Sekvenční systém sestrojení tabulky Každé kombinaci stavů na vstupních proměnných odpovídá určitý vstupní symbol Xi a tomu pak je přiřazen vnitřní stav Q = {1, 2, 3, 4, 5, 6}. Po stavu 6 by cyklicky následoval stav 1 atd. X a b X 0 0 0 X 1 1 0 X 2 0 1 X 3 1 1 Y y Y 0 0 Y 1 1 X3 nepřístupný vstupní stav Automat budeme řešit jako Mooreův A q 1 q 2 q 3 Q 1 0 0 0 Q 2 1 0 0 Q 3 0 1 0 Q 4 1 1 0 Q 5 1 0 0 Q 6 1 0 1 -- 0 1 1 -- 1 1 1

3. Sekvenční systém sestrojení tabulky Zakódované vnitřní stavy 6 stavů. Dva kódy jsou nevyužité. Navrhneme nejprve stabilní vnitřní stavy pro každý přípustný vstupní symbol : δ (1, X0 ) = 1 δ (2, X1 ) = 2 δ (3, X0 ) = 3 δ (4, X2 ) = 4 δ (5, X0 ) = 5 δ (6, X1 ) = 6 Q X X 0 X 1 X 2 X 3 Y 1 1 2 1? Y 0 2 2? 3 3? 4 4? 5 5? 6 6?

3. Sekvenční systém sestrojení tabulky Přijde-li impuls na proměnné a, tj. působí na vstupu písmeno X1, bude přechodová funkce δ (X1, 1) = 2. Tedy automat přejde do stavu 2. Kdyby přišel ale nejdříve impuls na vstupní proměnné b můžeme automat ponechat v počátečním stavu 1. Kdyby přišly impulsy na obou proměnných současně, tedy přišel by nepřípustný symbol X3, mohl by opět automat zůstat v počátečním stavu 1 a čekat na příchod správného impulsu. Z časového diagramu můžeme také stanovit výstupní stav Mooreova automatu, tedy λ(q0) = Y0. Nyní dořešíme další řádky tabulky přechodů, tedy pro současné stavy 2, 3, 4, 5 a 6.

3. Sekvenční systém sestrojení tabulky Mooreova automatu Q X X 0 X 1 X 2 X 3 Y K 1 1 2 1? 1 Y 0 K 0 2 3 2 -(4) (7) Y 0 K 0 3 3 -(2) 4 (7) Y 0 K 0 4 5 -(6) 4 (7) Y 0 K 0 5 5 6 -(4) (7) Y 0 K 0 6 1 6 -(1) (7) Y 1 K 0 (7) 1 (7) (7) (7) Y 0 K 1 δ λ

3. Sekvenční systém tabulka z vývojového diagramu b) Sestrojení tabulky přechodů, resp.grafu přechodů z vývojového diagramu Úloha: Je třeba dosypávat zásobník sypkým materiálem

3. Sekvenční systém tabulka z vývojového diagramu

3. Sekvenční systém tabulka z vývojov. diagr. Automat bude mít 3 vnitřní stavy, jak je to naznačeno ve vývojovém diagramu. Na základě tohoto přiřazení jsme sestavili graf přechodů a poté tabulku přechodů.

3. Sekvenční systém sestrojení grafu přechodů Příklad sestavení grafu přechodů detektoru znaků Pro daný detektor znaků je výhodnější sestrojovat graf přechodů. Měli bychom nevrhnout tedy graf přechodů automatu, který bude detekovat např. přicházející lichá čísla x v rozmezí 2 < x < 14 v přímém binárním kódu sériově na vstup a Mealyho automatu. Přijde-li tedy na vstup sériově číslo 3 (nebo 5, 7, 9, 11, 13) bude spříchozím 4.bitem na výstupu y generována jedničková hodnota. V ostatních případech bude na výstupu y nula. Čísla vstupují do automatu počínaje bitem s nejnižší váhou (nultým bitem). Přicházející čísla : 3-0011 9-1001 5-0101 11-1011 7-0111 13-1101

3. Sekvenční systém sestrojení grafu přechodů Sestavovaný graf přechodů Mealyho automatu : Počáteční vnitřní stav bude Q0 a bude např. při číslici 3 přicházet nultý bit, tj. a = 1 a na výstupu y bude 0 a automat přejde do stavu Q1. S příchozím dalším 2. bitem, který je rovněž 1, přejde automat do stavu Q2 a y =0. S třetím bitem a = 0 přejde automat do stavu Q3 a výstup je stále y = 0. Teprve se 4. bitem a = 0 bude na výstupu generována hodnota y = 1 a automat přechází do počátečního stavu Q0. Nyní může přicházet další číslice. Toto je potřeba udělat pro všechny indikované číslice a i pro takové, tj. sudé i další do možného zápisu 16 binárních čísel.

3. Sekvenční systém sestrojení grafu přechodů Z tohoto grafu přechodů je možno získat potřebnou tabulku přechodů, která je nutná pro návrh struktury automatu.

3. Sekvenční systém funkce přechodů KO Tabulky přechodů klopných obvodů : Požadovaný přechod RS S R JK J K D T 0 0 0 -- 0 -- 0 0 0 Zjednodušená symbolika 0 1 1 0 1 -- 1 1 1 (silná) 1 0 0 1 -- 1 0 1 0 (silná) 1 1 -- 0 -- 0 1 0 1 Typ KO Musí pokrýt Může pokrýt Nesmí pokrýt D všechny 1, 1 -- žádné 0, 0 T Všechny 0, 1 -- žádné 0, 1 RS S: všechny 1 R: všechny 0 JK J: všechny 1 K: všechny 0 1 0 1, 0 0, 1 žádné 0, 0 žádné 1, 1 0 1

3. Sekvenční systém Příklad návrhu generátoru impulsů Návrh synchronního sekvenčního systému zadaného časovými průběhy signálů

3. Příklad návrhu synchronního obvodu Výstupy I. Varianta řešení - klasický postup - - tabulka přechodů, zakódovaná tabulka přechodů Volba kódu - mapa přiřazení 3 vnitřní prom. Q t Q t+1 H 3 H 2 H 1 H 0 0 1 0 0 0 0 1 2 0 0 0 1 2 3 0 0 0 0 3 4 0 0 1 0 4 5 0 1 1 0 5 6 1 1 0 0 6 0 1 0 0 0

3. Příklad návrhu synchr. systému Zakódovaná tabulka přechodů a mapy řídících, resp budících funkcí KO JK MS q3 q2 q1 q3 q2 q1 H3 H2 H1H0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 2 0 1 0 0 1 1 0 0 0 0 3 0 1 1 1 0 0 0 0 1 0 4 1 0 0 1 0 1 0 1 1 0 5 1 0 1 1 1 0 1 1 0 0 6 1 1 0 0 0 0 1 0 0 0

3. Příklad návrhu synchr. systému Minimalizované funkce vstupů J, K J 1 = q3 + q2 K 1 = 1 J 2 = q 1 K 2 = q 1 + q 3 J 3 = q 1 q 2 K 3 = q 2 Mapy výstupních funkcí a minimalizované výstupní funkce : H = q 0 1 q2 q3 H + 1 = q1q 2 q1 q2 q3 H = q 2 2 q3 H3 = q1 q3 + q2 q3

3. Příklad návrhu synchronního obvodu Výsledné schéma zapojení I.varianty:

3. Příklad návrhu synchronního obvodu Řešení II. Varianty se 4 KO viz zadání q4 q3 q2 q1 q4 q3 q2 q1 H3 H2 H1H0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 4 0 1 0 0 0 0 1 0 0 0 0 0 2 0 0 1 0 0 1 1 0 0 0 1 0 6 0 1 1 0 1 1 0 0 0 1 1 0 12 1 1 0 0 1 0 0 0 1 1 0 0 8 1 0 0 0 0 0 0 0 1 0 0 0 V této variantě budou výstupní funkce následující: H0 = q1 H1 = q2 H3 = q4 - výstupy přímo z KO a musí se řešit jen H2 mapou

3. Příklad návrhu synchronního obvodu Mapy budících funkcí 4 KO II.var. - viz zadání

3. Příklad návrhu synchronního obvodu Výstupní funkce H2 a budící funkce J = q 1 1.q3. q4 K 1 = 1 J = q 1 1.q3. q4 J = q 2 3. q4 K 2 = q 3 J 3 = q 1 + q 2 J 4 = q 1.q 3 K 3 = q 1 K 4 = q 3 H = 0 = q1 H1 = q2 H2 = q1.q3 + q3.q4 H3 q4

3. Příklad návrhu synchronního obvodu Schéma zapojení II. varianty

3. Příklad návrhu synchronního obvodu III. Varianta - tabulka přechodů a zakódování vnitřních stavů přidá se jedna vnitřní proměnná q 5 Q t Q t+1 H 3 H 2 H 1 H 0 0 1 0 0 0 0 1 16 0 0 0 1 16 2 0 0 0 0 2 6 0 0 1 0 6 12 0 1 1 0 12 8 1 1 0 0 8 0 1 0 0 0

3. Příklad návrhu synchronního obvodu III. varianta zakódovaná tabulka přechodů q 5 q 4 q 3 q 2 q 1 q 5 q 4 q 3 q 2 q 1 H 0 H 1 H 2 H 3 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1

3. Příklad návrhu synchronního obvodu Mapy budících funkcí III. varianta

3. Příklad návrhu synchronního obvodu Budící funkce III. varianta

3. Příklad návrhu synchronního obvodu Schéma zapojení III. varianta I. varianta se jeví jako nejméně výhodná je třeba nejvíce integrovaných obvodů

3. Příklad čítače modulo 3

3. Příklad registrů