OBVODY SE SPÍNANÝMI KAPACITORY (Switched Capacitor Networks) Přednáška v rámci PhD. Studia L. Brančík UREL FEKT VUT v Brně
ÚVOD DO PROBLEMATIKY Důsledek pokroku ve vývoji (miniaturizaci) analogových integrovaných obvodů (především nf filtrů) 1. krok: náhrada těžkých a rozměrných induktorů aktivními prvky s tranzistory, kapacitory a rezistory. krok: náhrada rezistorů spínanými kapacitory (SC) Náhrada možná díky poznatku, že rychle spínané kapacitory se chovají jako rezistory, viz teorii dále Současné SC obvody jsou založeny na CMOS tranzistorech a kapacitorech Tranzistory plní funkci přepínačů nebo prvků zesilovačů (nejčastěji ve formě operačních zesilovačů) Kapacitory lze snadno integrovat: na rozdíl od hodnot jednotlivých kapacit lze dosáhnout velmi přesných poměrů jejich velikostí
PRINCIP SPÍNANÉHO KAPACITORU Přípustné jsou pouze ideální prvky: spínač (0 nebo ) kapacitor nezávislý zdroj napětí zdroj napětí řízený napětím operační zesilovač V1 V Spínač 1 sepnut ( rozepnut): Q1 CV1 Spínač sepnut (1 rozepnut): Q CV Q1 Q Q 1 Q C V1 V Střední proud během periody T: V V GV I av Q T C T 1 1 V
PRINCIP SPÍNANÉHO KAPACITORU Poměr C/T má fyzikální rozměr vodivosti G (siemens [S]=[F/s]) Stejný vztah lze obdržet při průchodu proudu plovoucí vodivostí G
SC INTEGRÁTOR S PARAZITNÍMI KAPACITORY C p1, C p4 : paralelně k ideálním zdrojům napětí => nemají vliv C p3 : na nulovém potenciálu díky virtuální nule na vstupu IOZ C p : jako jediný negativně ovlivňuje funkci integrátoru
ELIMINACE VLIVU PARAZITNÍCH KAPACIT
ANALÝZA V ČASOVÉ OBLASTI: PŘÍKLAD Aplikace zákona o zachování náboje v kapacitorech připojených k uzlu Fáze 1: 1,1 C1 v1, t v1,1 t C1 v, v,1 v t w t Fáze : v t wt C1 v, t v,1 t Cv, t C1 v1, v1,1,1 C1 C1 v1,1 () t C1 C v 1,1 0 wt () 1 0 v1, () t 0 0 v, 1 A v ( t) B v g w( t) t I 1 1 1 1 1 C1 C1 C v,1 () t C v 1 C1 1,1 0 wt () 1 0 v, () t 0 0 v 1, 1 A v ( t) B v g w( t) t I 1
ANALÝZA V ČASOVÉ OBLASTI: ZOBECNĚNÍ Obecně N fází různé délky t i, i = 1,,,N Rovnice pro k-tou fázi: A v ( t) B v g w( t) t I k k k k1 k k Je-li k-1=0, pak v0 v N Definujeme s 0 =0, s N =T, kde T je perioda
ANALÝZA V ČASOVÉ OBLASTI Rozdělení na diskrétní a algebraickou část A v ( t) B v g w( t), t I k k k k1 k k k k A v gkwk A v () t v A v k k k k k B v g w( t) w g w, t I diskrétní část k k1 k k k k k A v B v g w k k k k1 k k ( t) w( t) w A v v g k k k k k algebraická část C p = A B -1 k k k = A g -1 k k k v C v p k k k1 kwk, v ( t) v p r ( t), k k k k kde r ( t) w( t) w k k
VSTUPNÍ SIGNÁL SAMPLE-AND-HOLD V praxi častý případ w( t) w k, v ( t) v, t I k k k
FORMULACE OBVODOVÝCH ROVNIC: PRINCIP Použití MMUN založené na V- a I-grafech (dvojgrafová metoda) Umožňuje minimalizovat počet rovnic v každé fázi Jednoduchý algoritmus pro ruční sestavení soustavy rovnic Kapacitory se kreslí pouze horizontálně nebo vertikálně Pro každou fázi je nakreslen zvláštní obrázek: každý spínač je nahrazen zkratem nebo svorkami naprázdno Při přiřazování kapacitorů k uzlům se postupuje od horního (levého) k dolnímu (pravému) Je-li zesilovač nebo napěťový zdroj v některé fázi zcela vyřazen, do příslušného obrázku se nezakresluje Kapacitory se nikdy nevyřazují (ani plovoucí či zkratované) Neuzemněný uzel má vždy čísla jedno v trojúhelníčku (napěťový graf), druhé ve čtverečku (proudový graf) Číslování by mělo být postupné zleva doprava
MMUN V DVOJGRAFOVÉ METODĚ Pravidla pro I- a V-grafy: Pokud proud ve větvi nefiguruje v prvkové rovnici a nemá být výsledkem, hrana I-grafu se redukuje do jednoho uzlu Je-li proud ve větvi nulový, hrana I-grafu je vynechána Pokud napětí na větvi nefiguruje v prvkové rovnici a nemá být výsledkem, hrana V-grafu je vynechána Je-li napětí na větvi nulové, hrana V-grafu se redukuje do jednoho uzlu
MMUN V DVOJGRAFOVÉ METODĚ Způsob popisu uzlů ve dvojgrafové metodě pro zesilovače: uzly napěťových grafů uzly proudových grafů
FORMULACE ROVNIC: PŘÍKLAD 1 SC integrátor Pravidla pro sestavování matic A k, B k : Je-li v obou grafech směr z uzlu nebo do uzlu => +C do řádku daného I-grafem a sloupce V-grafem Jsou-li směry odlišné, zapíše se do matice C Jsou-li v některém grafu pouze nuly, C v matici není A g 1 1 0 C 1 0 0 1 Rovnice zdroje napětí A g C 0
FORMULACE ROVNIC: PŘÍKLAD 1 Pro matice B k je užito I-grafu k-té fáze a V-grafu (k-1)-fáze C 0 B B 1 C1 C V důsledku přítomnosti zdroje napětí 0 C v1,1 () t C 0 v,1 E 1 0 v1, () t 0 1 v C v,1 t C1 C E v 1, ( ) 1,1 0
FORMULACE ROVNIC: PŘÍKLAD SC integrátor Konečné zesílení A A 1 0 C C 0 A 1 1 0 0 T g 1 0 0 1 A C1 C C A 1 T g 0 0
FORMULACE ROVNIC: PŘÍKLAD C C B1 0 0 0 0 B C C C 0 0 0 1 0 C C v ( t) C C 0 v A v t E 1,1,1 0 1 1, ( ) 0 0 0 v, 1 0 0 v1,3 ( t) 0 0 1 v1,1 C1 C C v,1 () t C1 C C 0 v1, E A 1 v,() t 0 0 0 0 v 1,3
FORMULACE ROVNIC: SAMOSTATNÝ ÚKOL Nalezněte maticové rovnice pro následující SC obvod:
FORMULACE ŘEŠENÍ DISKRÉTNÍ ČÁSTI Digitální systém je dán rovnicí -1-1 v C v p C = A B, p = A g k k k1 kwk, Řešení se provádí pomocí z-transformace příčemž Podobně můžeme psát kde k k k k k k ( ) n n vk nt s k z V k ( z), k 1,,, N 1, vn( nt ) z VN( z) n n v ( nt s ) z v ( nt T) z = zv ( z), N N N N n w( nt s k) z Wk( z), k 1,,, N 1, w( nt ) z n WN ( z) příčemž N = n n w( nt s ) z w( nt T) z zw ( z), N
FORMULACE ŘEŠENÍ DISKRÉTNÍ ČÁSTI Výsledná maticová soustava A1 0 0 0 -B1 V1 g1w 1 -B A 0 0 0 V g W 0 -B3 A3 0 0 V3 g3w3 0 0 0 -B za V g zw N N N N N nebo formálně M( z) V( z) H( z) Pro získání odezvy na libovolné frekvenci w se provede substituce z j T e w
HARMONICKÝ VSTUPNÍ SIGNÁL Vstupní signál w() t j 0t e w Pravá strana rovnice ve tvaru H = g e g e g e g e jw0s 1 jw0s jw0s 3 jw0s N 1 3 N t Je-li vstupní signál vzorkován a držen ( sampled-and-held ) Řešení platné pro frekvence H SH = g g e g e g e jw s jw s jw s 1 3 N 0 1 0 0 N 1 t w w nw kde 0 s ws T
ANALÝZA VE FREKVENČNÍ OBLASTI Celkové řešení v ( t) v p r ( t), r ( t) w( t) w k k k k Aplikací Fourierovy transformace k k CELKOVÉ ŘEŠENÍ V n N V ˆ k1 k, n Vˆ ( w ) F [ v ( t )] p F [ r ( t ) ( t )] D ( w ) V p R ( w ) k k k k k k k k k k () t k k... funkce okna (window function) j 0T V... řešení diskrétní části pro z e w, platné pro 0 n s w w w Pro n-té harmonické složky napětí v k-té fázi ˆ, D k n k, R n k k k, n V V p jws k1 jws k e e Dkn,, k N. jwt ww nw 0 s jws jws e e DNn e k N jwt N1 N jw0t,,, ww nw 0 s R D e k N R,, D,, k N jws 0 k,,,,, k n k n k n N n N n N n
FORMULACE PRO STEJNĚ DLOUHÉ FÁZE T Shodná délka fází t a vstupní signál sampled-and-held N A 0 0 0 -B V g 0 N 1 1 1 1 1 N -B A 0 0 0 V gz N 0 -B 3 A3 0 0 V3 g3z 0 0 0 -B za V g ( N1) N N N N N Pro SH vstupní signál Zvolené výstupní napětí ˆ k D k V k V z z V N a V out, dig k k, out k1 kde (1 k) N ak z, k N a N z 1 N.
STEJNĚ DLOUHÉ DVĚ FÁZE Systémová rovnice se příslušně redukuje: A 0 0 0 -B V g 0 N 1 1 1 1 1 N -B A 0 0 0 V gz N 0 -B 3 A3 0 0 V3 g3z 0 0 0 -B za V g ( N1) N N N N N z z A1 -B1 V1 g1 1 z z -B A V g
PŘÍKLADY PRO DVOJFÁZOVÉ OBVODY Příklad 1 SC integrátor A1 -B1 V1 g1 1 z z -B A V g Nalezené matice: 0 C C V1,1 0 1 0 0 V 1 1, C1 C zc V,1 0 A 1 0 C 1 0 B 1 C 0 g 1 0 1 A C B C C 1 g 0
PŘÍKLADY PRO DVOJFÁZOVÉ OBVODY Příklad 1 (pokračování) Dílčí výstupní napětí: V1, out V1,, V, out V,1 0 C C V1,1 0 1 0 0 V 1 1, C1 C zc V,1 0 V N a V out, dig k k, out k1 out, dig 1 1, out, out V V 1,,1 V av a V 1 z C1 C (1 ) z 1 1 C C (1 z)
PŘÍKLADY APLIKACE: 4 FÁZOVÁ DP 5. ŘÁDU
4 FÁZOVÁ DP 5. ŘÁDU: FREKVENČNÍ PŘENOS
MODELOVÁNÍ SPÍNAČE V KLASICKÉ MMUN Uvažujme rezistor zapojený mezi uzly j j Proud I je přidanou neznámou v MMUN (zajímá nás jeho velikost) Platí rovnice G( Vj Vj) I 0 nebo Vj Vj RI 0 Razítka pro MMUN nebo
MODELOVÁNÍ SPÍNAČE V KLASICKÉ MMUN G = 0 => spínač rozepnutý, R = 0 => spínač sepnutý Razítko ideálního spínače
LITERATURA [1] Vlach, J., Singhal, K.: Computer Methods for Circuit Analysis and Design. Second Edition. Springer, 1993 (003), ISBN 044011946. [] Mingliang, M.: Demystifying Switched - Capacitor Circuits. ISBN 0750679077. [3] Ghausi, M. S., Laker, K. R.: Modern Filter Design. Noble Publishing, Atlanta, GA, 003, ISBN 1-88493-38-X. [4] Shaumann, R., Valkenburg, M. E.: Design of Analog Filters. Oxford University Press, New York/Oxford, 001, ISBN 0-19- 511877-4. [5] Toumazou, C., Lidgey, F. J., Haigh, D. G.: Analogue IC design: the current-mode approach. IEE circuits and systems series, UK, 1998, ISBN 0-86341-97-1.