LOGICKÉ SYSTÉMY PRO ŘÍZENÍ

ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická LOGICKÉ SYSTÉMY PRO ŘÍZENÍ Doc. Ing. Jiří Bayer, CSc Dr.Ing. Zdeněk Hanzálek Ing. Richard Šusta 2000 Vydavatelství ČVUT

Předmluva Skriptum Logické systémy pro řízení je určeno pro studenty oboru Kybernetika a měření, ale může sloužit jako učební text i pro jiné obory v oblasti návrhu a realizace logických systémů a logického řízení v rámci celofakultní nabídky. Logické systémy pro řízení pokrývají tři základní oblasti: logické systémy, logické řízení a realizaci logických obvodů a řízení. Úmyslně v názvu předmětu a také těchto skript je slovo "řízení" proto, aby bylo na první pohled jasné, že probíraná látka není samoúčelným popisem logických systémů, ale ucelenou oblastí s vazbou na aplikační sféru řízení systémů s diskrétním parametrem. A těch je převážná většina. Tato oblast řízení je vedle spojitého řízení základním kamenem všech systémů ovládání a řízení. U logického řízení se mluví o technologickém procesu t.j. objektu, který máme popsat nebo řídit. Technologickým procesem může přitom být jakýkoli proces od technických až po společenské, které splňují požadavky kladené na systémy s diskrétním parametrem. Skriptum je problémově členěno do pěti částí. První část (kap.2) se zabývá obecným popisem a návrhem logických systémů, která dává ucelený pohled na popis a syntézu kombinačních a sekvenčních logických obvodů. Druhá část (kap.3) se věnuje praktické realizaci logických obvodů jak klasickými integrovanými obvody tak i programovatelnými obvody LSI. Tato část v sobě zahrnuje také řadu praktických pravidel, jak zdárně realizovat připojení logického obvodu k řízenému procesu. Třetí část (kap.4) se zabývá logickým řízením technologického procesu, jeho popisem, formulací cílů řízení a návrhem vlastního algoritmu řízení pro řídicí automat. Čtvrtá část (kap.5) popisuje realizaci řídicích automatů, jejich strukturu, vlastnosti a způsob realizace algoritmu řízení. Zvláštní pozornost je věnována volně programovatelným automatům PLC, které jsou v současné době jedním z nejvíce používaných prostředků průmyslového řízení (kap.6). Pátá část (kap.7) se zabývá moderními programovými prostředky pro popis logických systémů a logického řízení ( Petriho sítě, Grafcet ), které v poslední době nabývají rozsáhlého uplatnění nejen v teoretických oblastech ale také i v průmyslové praxi. Autoři jsou si vědomi, že toto skriptum představuje, vzhledem k povolenému rozsahu, v řadě případů pouze úvod do široké problematiky a proto pro hlubší studium odkazují na další literární prameny. Kapitoly 1-5 zpracoval Doc.Ing. Jiří Bayer,CSc, kapitolu 6 zpracoval Ing. Richard Šusta a kapitolu 7 Dr.Ing. Zdeněk Hanzálek. Závěrem autoři děkují všem, kteří se na tvorbě učebního textu podíleli, a budou vděčni uživatelům skripta za připomínky, které přispějí ke zkvalitnění textu v jeho dalších modifikacích a vydáních. Autoři přejí hodně úspěchů při studiu těm, kteří jej hodlají použít ať již pro získání nebo doplnění svých vědomostí. A toto v návaznosti na potřeby praxe si autoři kladli za cíl především. Praha, prosinec 1999 Autoři Lektor: Doc.Ing. Zdeněk Malec,CSc Jiří Bayer, Zdeněk Hanzálek, Richard Šusta ISBN 80-01-02147-5

Obsah 1. Úvod 1 2. Logické systémy 4 2.1. Logická funkce a její vyjádření 7 2.1.1. Boolská algebra 9 2.1.2. Formy popisu logické funkce 10 2.1.3. Minimalizace logických výrazů 13 2.1.4. Realizační prvky 18 2.2. Kombinační logické systémy 19 2.2.1. Syntéza kombinačních logických obvodů 19 2.2.2. Symetrické funkce 23 2.2.3. Obvody typu XOR 24 2.2.4. Hradlové struktury 24 2.2.5. Dekompozice kombinačních logických funkcí 28 2.2.6. Hazardy v kombinačních logických obvodech 33 2.2.7. Příklady 37 2.3. Sekvenční logické systémy 41 2.3.1. Konečný automat jako matematický model sekvenčního systému 42 2.3.1.1. Formy popisu chování automatu 43 2.3.1.2. Sekvenční zobrazení 47 2.3.1.3. Minimalizace množiny vnitřních stavů automatu 48 2.3.1.4. Režimy činnosti automatu 49 2.3.2. Syntéza sekvenčních logických obvodů 53 2.3.3. Syntéza asynchronních sekvenčních logických obvodů jako kombinační síť se zpětnou vazbou 54 2.3.3.1. Základní časový diagram, stavy, tabulka přechodů, graf přechodů 55 2.3.3.2. Redukce stavů 57 2.3.3.3. Kódování vnitřních stavů 59 2.3.3.4. Mapy vnitřní funkce ( δ zobrazení) 65 2.3.3.5. Mapy výstupní funkce ( ω zobrazení) 67 2.3.3.6. Hazardy 69 2.3.3.7. Příklady 71 2.3.4. Syntéza asynchronních sekvenčních logických obvodů se zvláštním zpožděním 75 2.3.5. Syntéza sekvenčních logických obvodů s použitím paměťových členů 78 2.3.6. Syntéza sekvenčních logických obvodů s pulsním vstupem 83 2.3.7. Syntéza synchronních sekvenčních logických obvodů 86 2.3.8. Syntéza sekvenčních logických obvodů řízených hodinovým signálem 88 2.3.8.1. Synchronní sekvenční logické obvody řízené hodinovým signálem 89 2.3.8.2. Asynchronní sekvenční logické obvody řízené hodinovým signálem 92 I

3. Realizace logických obvodů 94 3.1. Logické obvody TTL 96 3.1.1. Parametry, charakteristiky 96 3.1.2. Vznik a odstranění rušení 103 3.1.3. Obvody pro úpravu vstupních signálů 109 3.1.4. Obvody pro úpravu výstupních signálů 112 3.1.5. Obvody pro přenos dat 113 3.1.6. Monostabilní KO 115 3.1.7. Generátory pulzů 119 3.2. Kombinační logické obvody 121 3.3. Syntéza kombinačních logických obvodů obvody MSI, LSI 126 3.3.1. Použití MPX 126 3.3.2. Použití dekóderů (DMPX) 128 3.3.3.Použití permanentních pamětí 129 3.4. Sekvenční logické obvody 130 3.4.1. Čitače 132 3.4.2. Děliče frekvence 136 3.4.3. Vyrovnávací paměti 136 3.4.4. Posuvné registry 137 3.4.5. Programovatelné děliče frekvence 139 3.5. Syntéza sekvenčních log. obvodů obvody MSI, LSI 142 3.5.1. Použití multiplexerů 142 3.5.2. Použití dekodérů 142 3.5.3. Použití posuvných registrů a čitačů 143 3.5.4. Použití pamětí 144 3.6.Logické obvody CMOS 144 3.7. Návrh a realizace elektron. systémů programovatelnými obvody 146 3.7.1. Polozákaznický obvod - PLD 147 3.7.2. Obvody GAL 156 3.7.3. Obvody plsi a isplsi 161 3.7.4. Obvody XILINX 173 3.7.4.1. Obvody EPLD 174 3.7.4.2. Obvody FPGA 178 4. Logické řízení 186 4.1. Technologický proces 186 4.2. Konečněautomatový model technologického objektu (procesu) 188 4.2.1. Algoritmus vývoje technologického objektu 189 4.2.2. Rekonstrukce stavů 191 4.2.3. Dekompozice technologického objektu 192 4.3. Řízení technologického objektu 193 4.3.1. Direktivní řízení 194 4.3.2. Zpětnovazební řízení 195 4.4. Konvenční logické řízení technologického objektu 196 5. Realizace řídících automatů 199 5.1. Paralelní řídící automaty 199 5.1.1. Pevně naprogramované řídicí automaty 200 5.1.2. Návrh programovatelného řadiče 208 5.2. Přeprogramovatelné řídicí automaty 212 5.2.1. Realizace mikroprogramového řadiče 213 5.3. Seriové řídící automaty 218 5.3.1. Řídící počítače 219 5.3.2. Volně programovatelné automaty 220 5.3.3. Boolské procesory 223 II

6. Programovatelné logické automaty 226 6.1. Úvod 226 6.2. Základní pojmy PLC 227 6.2.1. Požadavky na obvodové řešení 227 6.2.2. Principy činnosti PLC 229 6.2.3. Interní architektura PLC 231 6.2.4. Přerušení v PLC 233 6.2.5. Vstupy a výstupy 234 6.2.6. Logické adresy 235 6.3. Základní principy PLC programů 237 6.3.1. Žebříčkové diagramy 238 6.3.2. Logické diagramy 240 6.3.3. Přídržný kontakt 241 6.3.4. Detekce náběžné hrany 242 6.3.5. Podprogramy a skoky 245 7. Petriho sítě a Grafcet 247 7.1. Petriho sítě 247 7.1.1. Základní názvosloví 247 7.1.2. Pravidla pro změnu stavu systému 248 7.1.3. Příklady modelování synchronizovanou Petriho sítí 249 7.1.4. Formální definice autonomních Petriho sítí 252 7.1.5. Vlastnosti Petriho sítí 253 7.1.6. Časované Petriho sítě 255 7.1.7. Interpretované Petriho sítě 256 7.2. Grafcet 257 7.2.1. Základní koncepce 258 7.2.2. Paralelismus a synchronizace 259 7.2.3. Výběr a spojení 259 7.2.4. Pravidla pro tvorbu Grafcetu 260 7.2.5. Akce spojené s kroky 262 7.2.6. Podmínky přechodu a jejich vyjádření 264 7.2.7. Strukturovací prostředky Grafcetu 266 7.3. Srovnání Grafcetu a Petriho sítí 267 7.4. Závěr 268 8. Literatura 269 III

Program přednášek týden program 1 Logická funkce, logický obvod. Kombinační logické systémy. Syntéza kombinačních logických obvodů, hazardy. 2 Sekvenční logické systémy. Syntéza asynchronních sekvenčních logických obvodů jako kombinační sítě se zpětnou vazbou. 3 Sekvenční logické systémy s klopnými obvody. Syntéza úrovňových, impulzních a synchronních sekvenčních logických obvodů. 4 Prostředky realizace logických systémů, realizační soustava TTL, MOS. Realizace kombinačních a sekvenčních logických systémů. 5 Zákaznické a polozákaznické logické obvody. Realizace kombinačních a sekvenčních logických systémů obvody PLD. 6 Řadič logického řídicího systému. Návrh programovatelného řadiče. Mikroprogramové automaty. 7 Boolský procesor, programovatelné automaty PLC. Struktura, vlastnosti a programování PLC. 8 Teorie automatů. Konečný automat jako matematický model obecného logického systému. Prostředky a problémové oblasti. 9 Logické řízení a technologický proces. Identifikace, zápis algoritmů, formulace cílů řízení, syntéza řízení. 10 Profesionální prostředky logického řízení - PLC. Vstupní a výstupní strana, programové prostředky. 11 Grafcet a jeho použití k popisu algoritmu řízení technologického procesu. Programování PLC 12 Petriho sítě. Formální popis systémů diskrétních událostí, simulace procesu, interpretace algoritmu řízení. 13 Časové a barevné Petriho sítě a jejich použití pro popis, simulaci a řízení technologického procesu. 14 Mikropočítačové prostředky logického řízení. Struktura systému, vlastnosti a použití. Příklad implementace. Literatura : Bayer,J., Hanzálek,Z., Šusta,R.: Logické systémy pro řízení, vydavatelství ČVUT, Praha 2000 Bayer,J.,Šimek,T.: Elektronické systémy II - přednášky, skripta ČVUT, Praha 1996 Bayer,J. a kol.: Elektronické systémy II - cvičení, skripta ČVUT, Praha 1992 Bayer,J., Bílek,J.: Návrhy řídicích systémů I - přednášky, skripta ČVUT, Praha 1987 Douša,J., Jáneš,V.: Teorie automatů, skripta ČVUT, Praha 1988 Frištacký,N. a kol.: Logické systémy, SNTL, Praha 1986 Bokr,J. a kol.: Logické řízení technologických procesů, SNTL, Praha 1987 Booth T.L.: Sequential Machines and Automata Theory, John Wiley & Sons, NY 1967 IV

Program cvičení: týden typ program 1 TEO Úvod, bezpečnost, organizace, zadání úloh 2 TEO Ukázky návrhu logických obvodů 3 LAB Kombinační obvod 4 LAB Synchronní obvod 5 LAB Asynchronní obvod I. 6 LAB Asynchronní obvod II. 7 TEST Návrh asynchronního obvodu, zadání úloh 8 TEO Automat pomocí řadiče, PLC a GALu 9 LAB Řadič automatické pračky I. 10 LAB Řadič automatické pračky II. a PLC 11 LAB Automat realizovaný pomocí PLC 12 LAB Vlastní návrh a odzkoušení GALu I. 13 LAB Vlastní návrh a odzkoušení GALu II. 14? Zápočet, náhradní test. Literatura : Bayer,J., Hanzálek,Z., Šusta,R.: Logické systémy pro řízení, vydavatelství ČVUT, Praha 2000 Bayer,J. a kol.: Elektronické systémy II - cvičení, skripta ČVUT, Praha 1992 Bayer,J., Bílek,J.: Návrhy řídicích systémů I - přednášky, skripta ČVUT, Praha 1987 Frištacký,N. a kol.: Logické systémy, SNTL, Praha 1986 Podmínky zápočtu : Zkouška: Účast na cvičení, úspěšný výsledek testu, znalosti, min 50% z maximálního počtu 40 bodů dosažitelných ve cvičení Zkouška je písemná a skládá se ze dvou částí: 1.část - řešení sekvenčního logického obvodu 2.část - 8 otázek, max 5 bodů/ot t.j max 20 bodů max 40 bodů Maximální počet bodů této písemné zkoušky je 60. Z této písemné části je nutné získat min 30 bodů. Hodnocení předmětu: Skládá se z podílu za cvičení - max 40 (min 20) za písemnou část zkoušky - max 60 (min 30) Přiřazení hodnocení: 1: 85-100 2: 70-84 3: 50-69 4: <50 V

POŽADAVKY KE ZKOUŠCE: 1 Logické řízení, logický řídicí systém, základní problémy 2 Teorie automatů - základní problémy a prostředky 3 Logický systém, struktura logického systému 4 Kombinační logický systém 5 Sekvenční logický systém 6 Logická funkce, boolská funkce, logický výraz 7 Boolská algebra, základní axiomy a zákony 8 Formy popisu logické funkce - tabulka, výraz, seznam indexů, mapa, krychle 9 Minimalizace logických výrazů - v mapě, Quine, skupinová 10 Syntéza kombinačních logických obvodů 11 Realizace víceúrovňových logických sítí 12 Symetrické logické funkce - prahová, majoritní 13 Hradlové struktury logických sítí 14 Dekompozice kombinačních logických funkcí - formální (rozklady) a funkční 15 Hazard v kombinačních log. obvodech - funkční, logický, dynamický 16 Konečný automat jako model sekvenčního systému, Moore, Mealy 17 Formy popisu chování automatu - tabulka, graf, matice přechodů 18 Sekvenční zobrazení a interpretace automatem Moore a Mealy 19 Minimalizace množiny vnitřních stavů automatu 20 Režimy činnosti automatu - asynchronní, impulsní, synchronní 21 Fundamentální režim funkce automatu 22 Syntéza sekvenčních logických obvodů - obecný postup 23 Syntéza asynchronních sekvenčních log. obvodů jako kombinační sítě se zpětnou vazbou 24 Minimalizace počtu vnitřních stavů 25 Kódování vnitřních stavů, přímé kódy, multikódy 26 Hazardy v asynchronních sekvenčních log. obvodech a jejich odstranění 27 Syntéza asynchronních sekvenčních log. obvodů se zvláštním zpožděním 28 Syntéza asynchronních sekvenčních log. obvodů s použitím paměťových členů 29 Syntéza asynchronních sekvenčních log. obvodů s pulzním vstupem 30 Syntéza synchronních sekvenčních log. obvodů 31 Syntéza sekvenčních log. obvodů řízených hodinovým signálem - synchronní, asynchronní 32 Prostředky realizace kombinačních a sekvenčních log.obvodů. Minimální soubor logických funkcí 33 Druhy log. obvodů z hlediska jejich vnitřní struktury (DTL, RTL, TTL) 34 Parametry log. obvodů TTL - varianty N, L, LS, S, dělení podle složitosti (SSI, MSI, LSI, VLSI) 35 Vznik a odstranění rušení v zařízení s obvody TTL 36 Dlouhé vedení a odstranění rušení. Způsoby zajištění větší šumové imunity 37 Obvody třístavové a s otevřeným kolektorem. Vlastnosti a použití 38 Úprava a tvarování vstupních signálů z čidel 39 Úprava výstupních signálů pro výkonovou zátěž. Výstupní členy 40 Kódy a kódování. Kodéry, dekodéry, převodníky kódů. Paritní detektory 41 Použití IO TTL v aritmetických obvodech 42 Logické a aritmetické komparátory čísel 43 Multiplexery a demultiplexery. Použití při realizaci kombinačních log. sítí 44 Syntéza kombinačních log. obvodů s obvody MSI a LSI - MPX, DMPX, paměti 45 Monostabilní klopné obvody s IO TTL, obvody pro tvarování nebo zpoždění pulzu 46 Astabilní klopné obvody, generátory pulzů 47 Pevné a programovatelné děliče frekvence 48 Klopné obvody SR, JK, D, vyrovnávací paměti 49 Čitace, asynchronní, synchronní, paralelní a seriový přenos, vzájemné řazení 50 Posuvné registry 51 Syntéza sekvenčních log. obvodů s obvody MSI a LSI - MPX, DMPX, registry, čitače, paměti 52 Logické obvody CMOS - vlastnosti VI

53 Realizace logických sítí zákaznickými a polozákaznickými obvody - PLD 54 Technologický proces a jeho konečněautomatový model 55 Algoritmus vývoje technologického objektu, způsoby popisu 56 Identifikace technologického objektu 57 Rekonstrukce stavů technologického objektu 58 Dekompozice technologického objektu 59 Řízení technologického objektu, algoritmus řízení, řídicí automat 60 Direktivní a zpětovazební řízení 61 Vztah algoritmu řízení a vývojového diagramu 62 Seriová a paralelní realizace řídicích automatů 63 Řadič řídicího systému (autonomní, se stavovou informací, s instrukčním registrem) 64 Návrh podmínkového řadiče 65 Mikroprogramový řadič 66 Programovatelné automaty PLC 67 Boolský procesor 68 Vstupní a výstupní strana programovatelného automatu 69 Realizace řídicích systémů mikropočítačem 70 Mikropočítač 8051 a jeho použití pro logické řízení 71 Grafcet a jeho použití pro programování PLC 72 Petriho sítě a jejich použití pro programování PLC VII