Testování pamětí (Memory BIST)

Podobné dokumenty
Úvod Terminologie, typy defektů, poruch

Testování sekvenčních obvodů Scan návrh

Struktura a architektura počítačů (BI-SAP) 10

Testování kombinačních obvodů Intuitivní zcitlivění cesty, D-algoritmus

Struktura a architektura počítačů (BI-SAP) 11

Vestavěné diagnostické prostředky 1 (BIST)

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ. Fakulta elektrotechniky a komunikačních technologií DIPLOMOVÁ PRÁCE

Paměti počítače ROM, RAM

Paměti počítače 9.přednáška

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Způsoby realizace paměťových prvků

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje

Ne vždy je sběrnice obousměrná

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

požadovan adované velikosti a vlastností Interpretace adresy POT POT

METODIKA PRO TESTOVÁNÍ VYSOKORYCHLOSTNÍCH FPGA KARET

Zvyšování kvality výuky technických oborů

Testování sekvenčních obvodů Simulace poruch, minimalizace testu

Přednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

DUM č. 10 v sadě. 31. Inf-7 Technické vybavení počítačů

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

Hardwarová realizace konečných automatů

Parametry pamětí vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns ms rychlost toku dat (tj. počet přenesených bitů za sekundu)

Miroslav Flídr Počítačové systémy LS /21- Západočeská univerzita v Plzni

Paměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš

3. Aritmetika nad F p a F 2

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant

Paměti operační paměti

Datové struktury 2: Rozptylovací tabulky

ÚVOD DO OPERAČNÍCH SYSTÉMŮ. Správa paměti. Přímý přístup k fyzické paměti, abstrakce: adresový prostor, virtualizace, segmentace

Dynamické programování

Cvičení z logiky II.

Struktura a architektura počítačů (BI-SAP) 3

Operační paměti počítačů PC

NP-ÚPLNÉ PROBLÉMY. Doc. RNDr. Josef Kolář, CSc. Katedra teoretické informatiky, FIT České vysoké učení technické v Praze

Paměťový podsystém počítače

Paměti EEPROM (1) 25/07/2006 1

Základní datové struktury III: Stromy, haldy

Informační a komunikační technologie

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Pamět ová hierarchie, návrh skryté paměti 2. doc. Ing. Róbert Lórencz, CSc.

4. Elektronické logické členy. Elektronické obvody pro logické členy

Pokročilé haldy. prof. Ing. Pavel Tvrdík CSc. Fakulta informačních technologií České vysoké učení technické v Praze c Pavel Tvrdík, 2010

Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer

Architektury VLIW M. Skrbek a I. Šimeček

ORIENTOVANÉ GRAFY, REPREZENTACE GRAFŮ

Rekurzivní algoritmy

Paměti cache. Cache může být realizována softwarově nebo hardwarově.

Algoritmy I. Číselné soustavy přečíst!!! ALGI 2018/19

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Operační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit

Paměti a jejich organizace

I. Dalšívnitřní paměti

Unbounded Model Checking

Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností, budoucností a hlavními parametry.

3. Třídy P a NP. Model výpočtu: Turingův stroj Rozhodovací problémy: třídy P a NP Optimalizační problémy: třídy PO a NPO MI-PAA

Mezipaměti počítače. L2 cache. L3 cache

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Další příklady. Katedra softwarového inženýrství. Katedra teoretické informatiky, Fakulta informačních technologii, ČVUT v Praze. Karel Müller, 2011

Stefan Ratschan. Fakulta informačních technologíı. Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Stefan Ratschan. Fakulta informačních technologíı. Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti 1 / 16

PROGRAMOVATELNÉ LOGICKÉ OBVODY

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Testování a spolehlivost. 1. Laboratoř Poruchy v číslicových obvodech

Principy komunikace s adaptéry periferních zařízení (PZ)

Paměť počítače. 0 (neprochází proud) 1 (prochází proud)

KOMPONENT V FPGA FAKULTA INFORMAČNÍCH TECHNOLOGIÍ. Bc. MARTIN LOUDA BRNO UNIVERSITY OF TECHNOLOGY

Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry.

Principy operačních systémů. Lekce 3: Virtualizace paměti

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

4.2 Paměti PROM NiCr. NiCr. Obr.140 Proudy v naprogramovaném stavu buňky. Obr.141 Princip PROM. ADRESOVÝ DEKODÉR n / 1 z 2 n

Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011

Metody připojování periferií BI-MPP Přednáška 2

Algoritmy výpočetní geometrie

Stromy, haldy, prioritní fronty

Datové struktury 1: Základní datové struktury

PROHLEDÁVÁNÍ GRAFŮ. Doc. RNDr. Josef Kolář, CSc. Katedra teoretické informatiky, FIT České vysoké učení technické v Praze

Struktura a architektura počítačů (BI-SAP) 4

Paměti Flash. Paměti Flash. Základní charakteristiky

Paměti Josef Horálek

Formální Metody a Specifikace (LS 2011) Formální metody pro kyber-fyzikální systémy

Paměti. Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2013

Přednáška. Správa paměti I. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Testování a spolehlivost. 6. Laboratoř Ostatní spolehlivostní modely

Matematická indukce a správnost programů. Základy diskrétní matematiky, BI-ZDM ZS 2011/12, Lekce 13

Static Load Balancing Applied to Time Dependent Mechanical Problems

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/

Seminář z IVT Algoritmizace. Slovanské gymnázium Olomouc Tomáš Kühr

Paměti SDRAM (synchronní DRAM)

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

Direct Digital Synthesis (DDS)

Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní

Představení diagnostiky počítačů

Metody připojování periferií

Operační systémy. Přednáška 8: Správa paměti II

Mělká a hluboká kopie

Komprese a dotazování nad XML dokumenty

Transkript:

Testování pamětí (Memory BIST) Testování a spolehlivost ZS 2011/2012, 10. přednáška Ing. Petr Fišer, Ph.D. Katedra číslicového návrhu Fakulta informačních technologií ČVUT v Praze Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 1

Testování pamětí - motivace Paměti tvoří více než 50% plochy čipu Jiný poruchový model Časté shluky poruch Jeden bit ovlivňuje druhý Porucha je ovlivněna čtením bitu Dynamické chování nelze uvažovat model s jednou poruchou nelze testovat pouze každý bit Specializované algoritmy Nutno testovat poruchy: 1. V paměťové matici 2. V adresním dekodéru a zbytku logiky MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 2

Poruchový model - SRAM 1. Přerušení (open) 2. Sdružené kapacity (coupling capacitance) MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 3

Poruchový model - DRAM 1. Data retention fault 2. Refresh line stuck-at fault 3. Bit-line voltage imbalance fault 4. Coupling between word and bit line 5. Single-ended bit-line voltage shift 6. Precharge and decoder clock overlap MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 4

Redukovaný poruchový model 1. Stuck-at faults (SAF) 2. Transition faults (TF) 3. Coupling faults (CF) 4. Neighborhood Pattern Sensitive faults (NPSF) 5. Chyba adresového dekodéru (AF) MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 5

Stuck-at Faults Porucha: Buňka setrvává v log. 0 nebo 1 Jak testovat: Do všech buňek zapsat 0 a přečíst Do všech buňek zapsat 1 a přečíst Značení: < /0>, < /1> MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 6

Transition Faults Porucha: Buňka neprovede 0 1 nebo 1 0 přechod Jak testovat: Pro všechny buňky proveď 0 1 přechod a přečti Pro všechny buňky proveď 1 0 přechod a přečti Značení: < /0>, < /1> [Agrawal, Bushnell, 2005] MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 7

Coupling Faults Porucha: Zápis do jedné buňky (agresor, j) vyvolá změnu v jiné buňce (oběť, i) Případy: 2-coupling fault mezi dvěma buňkami k-coupling fault mezi k buňkami Inversion coupling fault dojde k nastavení opačné hodnoty Idempotent coupling fault dojde k nastavení stejné hodnoty State coupling fault zápis určité hodnoty do buňky agresora způsobí změnu hodnoty oběti Dynamic coupling fault čtení/zápis buňky agresora vyvolá nastavení oběti na 0 nebo 1 MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 8

Neighborhood Pattern Sensitive Faults Porucha: Obsah jedné buňky ovlivní možnost změny obsahu jiné buňky MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 9

Chyby adresového dekodéru Porucha: Jakákoliv porucha v adresovém dekodéru Adresový dekodér je obyčejný kombinační obvod lze testovat klasicky ale není nutno, Případy: U některých adres se buňka nenaadresuje U některých adres se nenaadresuje víc buňek Některé buňky nelze naadresovat Některé buňky lze adresovat více adresami Jak otestovat: viz dále MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 10

Testování pamětí - shrnutí Poruchy jsou jiného typu, než u běžné logiky Poruch je více nutno testovat jinak algoritmické testy MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 11

Pochodující testy March Tests Notace w0 zápis 0 w1 zápis 1 - postupně od adresy 0 do adresy n-1 - postupně od adresy n-1do adresy 0 - v libovolném pořadí MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 12

Pochodující testy March Tests Příklady Pochodující element (w0) for ( i = 0; i < n; i++ ) { A[i] = 0; } Pochodující element (r0, w1) for ( i = n-1; i <= 0; i++ ) { if ( A[i]!= 0 ) error(); A[i] = 1; } Pochodující element (r1, w0, r0) for ( i = 0; i < n; i++ ) { if ( A[i]!= 1 ) error(); A[i] = 0; if ( A[i]!= 0 ) error(); } MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 13

Pochodující testy March Tests Příklady konkrétních algoritmů MATS (Modified Algorithmic Test Sequence) MATS (w0), (r0; w1), (r1) MATS+ (w0), (r0; w1), (r1; w0) MATS++ (w0), (r0; w1), (r1; w0; r0) MARCH X MARCH Y MARCH C MARCH A MARCH B (w0), (r0; w1), (r1; w0), (r0) (w0), (r0; w1; r1), (r1; w0; r0), (r0) (w0), (r0; w1), (r1; w0); (r0), (r0; w1), (r1; w0), (r0) (w0), (r0; w1; w0; w1), (r1; w0; w1), (r1; w0; w1; w0), (r0; w1; w0) (w0), (r0; w1; r1; w0; r0; w1), (r1; w0; w1), (r1; w0; w1; w0), (r0; w1; w0) Marching 1/0 (w0), (r0; w1; r1), (r1; w0; r0), (w1), (r1; w0; r0), (r0; w1; r1) MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 14

Redukovaný poruchový model 1. Stuck-at faults (SAF) 2. Transition faults (TF) 3. Coupling faults (CF) 4. Neighborhood Pattern Sensitive faults (NPSF) 5. Chyba adresového dekodéru (AF) MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 15

Chyby adresového dekodéru Jak otestovat: Teorém: Všechny poruchy adresového dekodéru jsou otestovány, pokud pochodující test obsahuje: (wx), (rx,, wx ), (rx,, wx). MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 16

Pochodující testy March Tests Příklady konkrétních algoritmů MATS (Modified Algorithmic Test Sequence) Algoritmus Složitost SAF TF CF AF MATS 4n Y some MATS+ 5n Y Y MATS++ 6n Y Y Y MARCH X 6n Y Y some Y MARCH Y 8n Y Y some Y MARCH C 10n Y Y some Y MARCH A 15n Y Y some Y MARCH B 17n Y Y some Y Marching 1/0 14n Y Y Y MI-TSP-10, ČVUT FIT, Petr Fišer, 2011 17