Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

Podobné dokumenty
Logické funkce a obvody, zobrazení výstupů

SEKVENČNÍ LOGICKÉ OBVODY

2.9 Čítače Úkol měření:

Registry a čítače část 2

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Obsah DÍL 1. Předmluva 11

OVLÁDACÍ OBVODY ELEKTRICKÝCH ZAŘÍZENÍ

Sekvenční logické obvody

Sekvenční logické obvody

Cíle. Teoretický úvod

3. Sekvenční logické obvody

VY_32_INOVACE_OV_2.ME_CISLICOVA_TECHNIKA_19_SPOJENI KOMBINACNICH_A_SEKVENCNICH_OBVODU Střední odborná škola a Střední odborné učiliště, Dubno

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

Integrovaná střední škola, Sokolnice 496


Číslicové obvody základní pojmy

Univerzální watchdog WDT-U2/RS485

Logické řízení. Náplň výuky

4. Elektronické logické členy. Elektronické obvody pro logické členy

18A - PRINCIPY ČÍSLICOVÝCH MĚŘICÍCH PŘÍSTROJŮ Voltmetry, A/D převodníky - principy, vlastnosti, Kmitoměry, čítače, fázoměry, Q- metry

5. Sekvenční logické obvody

Pohled do nitra mikroprocesoru Josef Horálek

Seznam témat z předmětu ELEKTRONIKA. povinná zkouška pro obor: L/01 Mechanik elektrotechnik. školní rok 2018/2019

mové techniky budov Osnova Základy logického Druhy signálů

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Sekvenční logika - debouncer, čítače, měření doby stisknutí tlačítka Student

Struktura a architektura počítačů (BI-SAP) 3

VY_32_INOVACE_CTE_2.MA_18_Čítače asynchronní, synchronní. Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Typy a použití klopných obvodů

Sylabus kurzu Elektronika

Návrh synchronního čítače

1 Digitální zdroje. 1.1 Převod digitálních úrovní na analogový signál. Cílem cvičení je osvojení práce s digitálními zdroji signálu.

KZPE semestrální projekt Zadání č. 1

Návrh ovládání zdroje ATX

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení. N Měřicí a řídicí technika 2012/2013. Logické proměnné

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody

BDIO - Digitální obvody

BISTABILNÍ KLOPNÉ OBVODY, ČÍTAČE

Návrh čítače jako automatu

DUM 11 téma: Klopné obvody výklad

2.8 Kodéry a Rekodéry

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

I N V E S T I C E D O R O Z V O J E V Z D Ě L Á V Á N Í. výstup

PROGRAMOVATELNÉ LOGICKÉ OBVODY

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Kombinační automaty (logické obvody)

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Univerzita Tomáše Bati ve Zlíně

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

Klopný obvod typu D, dělička dvěma, Johnsonův kruhový čítač

Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje

ČÍSELNÉ SOUSTAVY PŘEVODY

Struktura a architektura počítačů (BI-SAP) 4

Struktura a architektura počítačů

Technická kybernetika. Obsah. Principy zobrazení, sběru a uchování dat. Měřicí řetězec. Principy zobrazení, sběru a uchování dat

Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer

Základy logického řízení

Zvyšování kvality výuky technických oborů

12. Booleova algebra, logická funkce určitá a neurčitá, realizace logických funkcí, binární kódy pro algebraické operace.

XI/ON - modulární systém vstupů/výstupů

Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.

Profilová část maturitní zkoušky 2015/2016

Analogově-číslicové převodníky ( A/D )

Výukové texty. pro předmět. Automatické řízení výrobní techniky (KKS/ARVT) na téma

Profilová část maturitní zkoušky 2015/2016

Profilová část maturitní zkoušky 2014/2015

PROGRAMOVATELNÉ AUTOMATY

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ MEII KOMBINAČNÍ LOGICKÉ OBVODY

Přehled zapojení I/O modulů k systému Control4 - řada FN

Integrovaná střední škola, Sokolnice 496

Programovatelná počítadla CT6M a CT6S

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

Struktura a architektura počítačů (BI-SAP) 10

2-LC: ČÍSLICOVÉ OBVODY

3. D/A a A/D převodníky

2.7 Binární sčítačka Úkol měření:

Simulace číslicových obvodů (MI-SIM) zimní semestr 2010/2011

Návrh asynchronního automatu

AWZ516 v.2.1. PC1 Modul časového relé.

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ

Programování. řídících systémů v reálném čase. Střední odborná škola a Střední odborné učiliště - - Centrum Odborné přípravy Sezimovo Ústí

Témata profilové maturitní zkoušky

Přehled funkcí. Časová relé Zelio Time

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Střední odborná škola a Střední odborné učiliště, Dubno Ing. Miroslav Krýdl Tematická oblast ELEKTRONIKA

Title: IX 6 11:27 (1 of 6)

VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy

PLC AUTOMAT SIEMENS SIMATIC S Úvod k učebním textům. PLC automat SIEMENS SIMATIC S Základní informace

Maturitní témata oboru: L/01 MECHANIK ELEKTROTECHNIK. Automatizované systémy řízení

Programovatelné relé Easy (Moeller), Logo (Siemens)

do předmětu Programovatelné automaty

1. Univerzální watchdog WDT-U2

Překročení teploty nebo vlhkosti limity

KOMBINAČNÍ LOGICKÉ OBVODY

Výukové texty. pro předmět. Automatické řízení výrobní techniky (KKS/ARVT) na téma

Obecný úvod do autoelektroniky

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Transkript:

Akademický rok 2016/2017 Připravil: adim Farana Technická kybernetika Klopné obvody, sekvenční funkční diagramy, programovatelné logické automaty 2 Obsah Klopné obvody:. D. JK. Použití klopných obvodů. ekvenční funkční diagramy. Programovatelné logické automaty. 3 Klopný obvod typu Klopný obvod tohoto typu má dva vstupy: nastavovací (set) a resetovací (reset). set reset čas Tabulka funkčních hodnot KO typu 0 0 předchozí stav 0 1 0 1 0 1 Karnaughova mapa 0 0 X 1 1 0 X 1 X X dáno zapojením P 1

4 Klopný obvod typu Vzorec popisující chování klopného obvodu doplnění logickými 1 (přednost ) P doplnění logickými 0 (přednost ) P P Kontaktní schéma KO typu P +V 0V 5 Klopný obvod typu Hradla NO: P P Hradla NAND: P P 1 1 6 Klopný obvod typu D D Clock Clock D čas Okamžik nastavení hodnoty D na výstupu je dán nástupní hranou impulzů Clock 2

7 Klopný obvod typu JK ynchr. Clock Asynchr. J K C Klopný obvod JK má pět vstupů. Jsou to vstupy a se stejnou funkcí jako u klopného obvodu typu. Kdykoliv po příchodu impulsu na vstup je výstup překlopen na logickou jedničku a také kdykoliv po příchodu impulsu na vstup je tento výstup překlopen na logickou nulu. Další dvojice vstupů je označena J a K. Účinek vstupního signálu na těchto dvou vstupech je vázán na vstup Clock s hodinovými impulzy. ignál logické jedničky na vstupu J klopí výstup do logické jedničky jen v okamžiku sestupné hrany hodinového impulzu. Podobně signál logické jedničky na vstupu K klopí výstup do logické nuly. 8 Klopný obvod typu JK J K n1 0 0 n 0 1 0 1 0 1 1 1 n V případě kdy oba vstupy J a K jsou na logické jedničce se klopný obvod chová stejně jako klopný obvod typu D. Jestliže se vstupy J a K nezapojí a zůstanou volné, pak se klopný obvod chová jakoby na těchto vstupech byla logická jednička. 9 Použití klopného obvodu typu Napouštěcí ventil Nádrž se dvěma hladinoměry y h2 h2 f f y Vypouštěcí ventil z f h, h 1 1 2 f h, h 2 3

10 Použití klopného obvodu typu 1 X 0 0 h2 Funkce pro nastavení KO h 2 0 X 0 1 h2 Funkce pro resetování KO h 1 11 Použití klopného obvodu typu JK pro čítání impulsů Zapojení 4bitového dvojkového čítače o kapacitě 16 stavů 0 1 2 3 Impulsy T C C C C eset Přepočet výstupů klopných obvodů na dekadickou hodnotu K 3 2 1 0 32 2 2 1 2 0 2 12 Použití klopného obvodu typu JK pro čítání impulsů Čítač omezený na 10 stavů, tj. pro desítkové cifry 0 až 9, musí být při dosažení stavu 1010 2 = 10 10 resetován 0 1 2 3 Impulsy T eset 1 4bitový dvojkový čítač od 0 do 15 (4 klopné obvody JK) y 3 2 1 0 y Takto organizovaným datům se říká BCD kód, tj. binárně kódované desetinné místo (anglicky Binary Coded Decimal). 4

13 ekvenční funkční diagramy Počáteční krok přechod krok přechod krok s1 Podmínka 1 s2 akce 1 Podmínka 2 s3 akce 2 Jeden z kroků má označení počáteční krok. V sekvenčním diagramu se vyznačuje dvojitým orámováním bloku. 14 Pravidla větvení sekvenčních diagramů Divergentní a konvergentní AND Divergentní a konvergentní O 15 Příklad na sestavení sekvenčního funkčního diagramu Klopný obvod tav s1 vypnuto Tlačítko TAT tav s2 a1 = 1 zapnuto Tlačítko TOP 5

16 Příklad na sestavení sekvenčního funkčního diagramu Funkční schéma technologického procesu v1 v2 ekvenční funkční diagram s1 Počáteční krok tart Nádrž 1 h2 Nádrž 2 h3 t1 h4 s2 v1 = 1 s4 v2 = 1 v3 v4 p1 z s3 Čekání na naplnění nádrže 1 s5 s6 h3 p1 = 1 t1 Čekání na ohřev Nádrž 3 h5 h6 s7 1 - vždy splněno v3 = 1, v4 = 1 v5 s8 h2 h4 h5 v5 = 1 h 6 17 Kvalifikátory akcí N Non-stored Akce je aktivní po dobu trvání kroku overriding eset Akce je deaktivována (eset) et (tored) Akce je aktivována a zůstane aktivní, dokud není použit kvantifikátor (eset) L time Limited Akce je aktivována po určitou (zadanou) dobu D time Delayed Akce se stane aktivní po uplynutí určité doby, pokud je krok ještě aktivní P Pulse Akce se provede pouze jednou, jen pokud je krok aktivní D tored and time Delayed Akce se aktivuje po uplynutí určité doby a zůstane aktivní, dokud není resetována (eset) D Delayed and tored Akce se aktivuje po uplynutí určité doby za předpokladu, že krok je stálé aktivní a zůstane aktivní, dokud není resetována (eset) L tored and time Limited Akce je aktivována jen na určitou (zadanou) dobu. Dvě akce v jednom kroku sn Kvalifikátor akce Jméno akce Proměnná Akce1 Akce2 a1 a2 18 Programovatelné logické automaty Anglicky Programable Logic Controller - PLC +24V E Programable Logic Controller vstupní signály zpracování Vazba PLC na řízený proces výstupní signály relé elektr. ventil žárovka 6

19 Vnitřní struktura PLC Vstupní jednotka ystémová paměť Operační paměť Mikroprocesor Paměť programu Výstupní jednotka sběrnice 20 Vstupy a výstupy PLC Napěťová úroveň digitálních vstupů odpovídá nejčastěji TTL, tj. L/H odpovídá 0V/5V. Například komunikace přes sériový port počítače PC ( 232) pracuje s úrovněmi L v mezích -30V až +5V a H v mezích +13V až +60V. Číslicové výstupy pracují s 24V a proudovou zatížitelností 2A. Analogové vstupy se rozdělují na symetrické - diferenční pro měření rozdílových napětí nesymetrické se společnou nulou, počet nesymetrických vstupů je dvakrát větší než počet vstupů symetrických. Nesymetrické jsou analogové výstupy. Další rozdělení vstupů je podle polarity vstupního napětí Unipolární, např. 0 až +5V, 0 až+ 10V Bipolární, např. ±5V, ±10V. 21 Provedení PLC Kompaktní, jehož provedení má unifikovaný počet vstupů a výstupů a rozsah operační paměti. Modulární PLC má volitelnou konfiguraci v počtu všech druhů vstupů. Vstupy a výstupy se sdružují do modulů, jejichž počet je volitelný. 7

22 Příklad kompaktního PLC Automat může být vybaven až 12vstupy a 8 reléovými výstupy, praktické nasazení podporuje napěťový rozsah všech vstupů a výstupů 100 240 V AC (50/60 Hz), reléové výstupy jsou zatížitelné až do proudu 8 A. Alpha-Controller od firmy Mitsubishi Electric 23 Řízení pásových dopravníků 24 klopné obvody 8

25 Zpoždění zapnutí a vypnutí pásu 2 26 Typický příklad Logickou funkci zadanou K mapou minimalizujte, realizujte kontaktním zapojením, pomocí hradel typu NAND nebo NO (dva vstupy). d c b a X 1 X X X 1 1 X 1 27 Typický příklad b a X 1 X X X 1 1 X 1 d c y = b.d + a.d + a.b.c 9

28 Typický příklad a b c d y 29 Typický příklad a b c d b b.d a.d b.d + a.d y a.b.c Odstranění dvojí negace 30 Typický příklad a b c d y 10