1. 5. Minimalizace logické funkce a implementace do cílového programovatelného obvodu CPLD

Podobné dokumenty
2.7 Binární sčítačka Úkol měření:

P4 LOGICKÉ OBVODY. I. Kombinační Logické obvody

12. Booleova algebra, logická funkce určitá a neurčitá, realizace logických funkcí, binární kódy pro algebraické operace.

2. LOGICKÉ OBVODY. Kombinační logické obvody

Úloha 9. Stavové automaty: grafická a textová forma stavového diagramu, příklad: detektory posloupností bitů.

Návrh synchronního čítače

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Základní logická hradla, Booleova algebra, De Morganovy zákony Student

Booleova algebra. ZákonyBooleovy algebry Vyjádření logických funkcí

SČÍTAČKA, LOGICKÉ OBVODY ÚVOD TEORIE

Návrh základních kombinačních obvodů: dekodér, enkodér, multiplexor, demultiplexor

Y36SAP Y36SAP-2. Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka Kubátová Y36SAP-Logické obvody 1.

Logické řízení. Náplň výuky

DIGITÁLN LNÍ OBVODY A MIKROPROCESORY 1. ZÁKLADNÍ POJMY DIGITÁLNÍ TECHNIKY

KOMBINAČNÍ LOGICKÉ OBVODY

Obsah. Vymezení použitých pojmů

2.8 Kodéry a Rekodéry

Binární logika Osnova kurzu

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

2. ÚVOD DO OVLÁDACÍ TECHNIKY

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Logické proměnné a logické funkce

Úplný systém m logických spojek. 3.přednáška

MĚŘENÍ Laboratorní cvičení z měření Měření parametrů logického obvodu část Teoretický rozbor

Cíle. Teoretický úvod

Karnaughovy mapy. Pravdivostní tabulka pro tři vstupní proměnné by mohla vypadat například takto:

Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky. Úloha č. 5. Student. Řešení komplexního úkolu kombinační logikou Chemická nádrž

3. REALIZACE KOMBINAČNÍCH LOGICKÝCH FUNKCÍ

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

1 z :27

Booleovská algebra. Booleovské binární a unární funkce. Základní zákony.

LOGICKÉ OBVODY 2 kombinační obvody, minimalizace

Způsoby realizace této funkce:

Číslicové obvody základní pojmy

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

Minimalizace logické funkce

... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu

Obsah DÍL 1. Předmluva 11

Sylabus kurzu Elektronika

Booleovská algebra. Pravdivostní tabulka. Karnaughova mapa. Booleovské n-krychle. Základní zákony. Unární a binární funkce. Podmínky.

Neuronové sítě Minimalizace disjunktivní normální formy

PROGRAMOVATELNÉ LOGICKÉ OBVODY

Projekt Pospolu. Sekvenční logické obvody Klopné obvody. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Jiří Ulrych.

Základy číslicové techniky z, zk

ČÍSLICOVÁ TECHNIKA UČEBNÍ TEXTY

Sekvenční logické obvody

Prezentace do předmětu Architektury a použití programovatelných obvodů 2

VY_32_INOVACE_CTE_2.MA_04_Aritmetické operace v binární soustavě Střední odborná škola a Střední odborné učiliště, Dubno Ing.

Profilová část maturitní zkoušky 2015/2016

Prostředky automatického řízení

Aritmetické operace a obvody pro jejich realizaci

Zvyšování kvality výuky technických oborů

Multimetr: METEX M386OD (použití jako voltmetr V) METEX M389OD (použití jako voltmetr V nebo ampérmetr A)

2-LC: ČÍSLICOVÉ OBVODY

HAZARDY V LOGICKÝCH SYSTÉMECH

ASYNCHRONNÍ ČÍTAČE Použité zdroje:

Návrh systémů s digitálními integrovanými obvody a mikroprocesory pro integrovanou výuku VUT a VŠB-TUO

SEKVENČNÍ LOGICKÉ OBVODY

DUM 02 téma: Elementární prvky logiky výklad

Disjunktivní a konjunktivní lní tvar formule. 2.přednáška

Testování a spolehlivost. 1. Laboratoř Poruchy v číslicových obvodech

Návrh asynchronního automatu

CVIČENÍ 4 Doc.Ing.Kateřina Hyniová, CSc. Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze 4.

4. Elektronické logické členy. Elektronické obvody pro logické členy

Projekt realizovaný na SPŠ Nové Město nad Metují. s finanční podporou v Operačním programu Vzdělávání pro konkurenceschopnost Královéhradeckého kraje

Otázka 10 - Y36SAP. Zadání. Logické obvody. Slovníček pojmů. Základní logické členy (hradla)

5. Sekvenční logické obvody

Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.

Kombinační automaty (logické obvody)

PROTOKOL O LABORATORNÍM CVIČENÍ

Logické systémy a jejich návrh

KOMBINAČNÍ LOGICKÉ OBVODY

Návrh čítače jako automatu

LOGICKÉ ŘÍZENÍ. Matematický základ logického řízení

LOGICKÉ OBVODY J I Ř Í K A L O U S E K

Data v počítači. Informační data. Logické hodnoty. Znakové hodnoty

mové techniky budov Osnova Základy logického Druhy signálů

Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem Elektrickém zapojení Principu činnosti Způsobu programování

Použití schematického editoru pro návrh kombinační logiky. Pavel Lafata

3. Úloha o společném rozhraní

Inovace a zkvalitnění výuky směřující k rozvoji odborných kompetencí žáků středních škol CZ.1.07/1.5.00/

U Úvod do modelování a simulace systémů

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

V druhé části tématu KDYŽ se řekne Excelu se budeme věnovat složitějším výrokům.

Základy logického řízení

Logické řízení. Nejčastěji 0 1 Obecněji L H Je-li to fyzikálně výstižnější VYPNUTO ZAPNUTO Pro slovní pojmy NE ANO False, True F T

Struktura a architektura počítačů (BI-SAP) 3

PODPORA ELEKTRONICKÝCH FOREM VÝUKY

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

Číselné soustavy: Druhy soustav: Počítání ve dvojkové soustavě:

STRUKTURA POČÍTAČŮ JIŘÍ HRONEK, JIŘÍ MAZURA KATEDRA INFORMATIKY PŘÍRODOVĚDECKÁ FAKULTA UNIVERZITA PALACKÉHO

Konečný automat. Studium chování dynam. Systémů s diskrétním parametrem číslic. Počítae, nervové sys, jazyky...

MĚŘENÍ Laboratorní cvičení z měření. Měření parametrů logického obvodu, část 3-6-5

DIGITÁLNÍ OBVODY A MIKROPROCESORY

VÝUKOVÝ MATERIÁL. Bratislavská 2166, Varnsdorf, IČO: tel Číslo projektu

ZÁPADOČESKÁ UNIVERZITA V PLZNI

Algoritmy I. Číselné soustavy přečíst!!! ALGI 2018/19

BDIO - Digitální obvody

Základy číslicové techniky z, zk

Název projektu: EU peníze školám. Základní škola, Hradec Králové, M. Horákové 258

Transkript:

.. Minimalizace logické funkce a implementace do cílového programovatelného obvodu Zadání. Navrhněte obvod realizující neminimalizovanou funkci (úplný term) pomocí hradel AND, OR a invertorů. Zaznamenejte počet použitých hradel a počet pouzder integrovaných obvodů.. Minimalizujte zadanou funkci pomocí Karnaughovy mapy. Z minimalizované funkce navrhněte schéma s hradly NAND a invertory. Celý postup zaznamenejte (pravdivostní tabulku, Karnaughovy mapy, minimalizovanou logickou funkci, schéma zapojení).. V návrhovém prostředí Xilinx WebPack navrhněte minimalizovanou funkci a funkci ověřte na testovacím přípravku. Zjistěte, jakou logickou hodnotu signalizuje rozsvícení LED.. Navrhněte obvod, který řeší zadanou funkci, pomocí multiplexeru. Celý postup zaznamenejte.. V návrhovém prostředí Xilinx WebPack navrhněte danou funkci pomocí multiplexeru a funkci ověřte na testovacím přípravku. Teoretický úvod Logickou funkci můžeme zapsat několika způsoby: Pravdivostní tabulkou Pravdivostní tabulka obsahuje hodnoty výstupních proměnných pro všechny stavy vstupních proměnných. Proto má tabulka počet řádků daný číslem n, kde n je počet vstupů. Kombinace vstupních proměnných se nejčastěji uvádí jako posloupnost přirozených čísel v binárním kódu. Při tomto způsobu zápisu vyjadřují uvedená čísla stav jednotlivých vstupních proměnných a označují se jako stavový index.

Tab. : Pravdivostní tabulka Stavový Vstupy Výstup index y 0 L L L L L L L L L L L L L L L L L L L L L L L L L 8 L L L L 9 L L 0 L L L L L L L L L L L Logickým výrazem Logickou funkci lze zapsat logickým výrazem mnoha způsoby, ale nejčastější je součet součinových termů. Každý součinový term (minterm) je zápis každého stavu vstupních proměnných. Zápis v úplném součtovém tvaru odvodíme z tabulky tak, že funkci zapíšeme jako součet mintermů odpovídajících řádkům tabulky, pro něž tato funkce má hodnotu. Pro tab. můžeme proto psát y d c a. ( ) Schéma navržené z tohoto úplného součinového termu může vypadat jako na obr..

y Obr. : Schéma navržené z úplného součtového termu Každý součinový term je realizován obvodem AND a výsledný součet všech součinových termů je realizován obvodem OR. Karnaughova mapa Pro minimalizaci logické funkce nejčastěji používáme Karnaughovy mapy. Karnaughova mapa má n polí, kde n je počet vstupů. Každé pole zastupuje jeden řádek v pravdivostní tabulce. Do pole se zapisuje hodnota výstupu při vstupní kombinaci reprezentované polem. Příklad přepisu tab. do Karnaughovy mapy je znázorněn na obr. 9. a 0 b 8 9 0 Obr. : Příklad zápisu logické funkce pomocí Karnaughovy mapy Karnaughova mapa se dále využívá při minimalizaci logické funkce. Výraz minimalizované funkce je uveden v rovnici. a b c, d b d c V d b a. ( ) c d

Můžete jej porovnat s výrazem uvedeným v rovnici. Oba reprezentují stejnou logickou funkci. Schéma s logickými obvody Poslední možností pro zápis logické funkce je použití logického schématu. Schémat zapojení, která představují jednu logickou funkci, může být mnoho. Záleží na typu použitých hradel, dále na tom, zda je funkce minimalizovaná nebo je-li schéma tvořeno z úplného součtového termu jako na obr. nebo z minimalizované funkce jako na obr.. y Obr. : Schéma minimalizované logické funkce Minimalizace logické funkce Minimalizace logické funkce se provádí nejčastěji pomocí Karnaughovy mapy. Jako příklad budeme minimalizovat funkci zadanou v tab.. Zakreslíme si Karnaughovu mapu podle obr.. V mapě vytvoříme smyčky tak, že všechna pole v mapě, která mají hodnotu musí být obsažena alespoň v jedné smyčce, přičemž se smyčky mohou překrývat. Smyčky musí zahrnovat co nejvíce polí a nesmí mít vnější úhly menší než 80 (nesmí být ve tvaru písmene L nebo T). Nesmíme zapomenout dělat smyčky i přes rohy a strany mapy. Když máme všechny pole s hodnotou zahrnuty ve smyčkách, musíme jednotlivé smyčky popsat. Popisujeme je pomocí součinového termu. Výsledná funkce je dána součtem všech termů reprezentujících jednotlivé smyčky v mapě. Mapa s vyznačenými smyčkami je nakreslena na obr.. a 0 b IV. I. II. III. 8 9 0 Obr. : Karnaughova mapa s vyznačenými smyčkami c d

Smyčky popíšeme výrazy a b c, d b d c V d b a. Pak výsledná funkce je dána logickým součtem všech termů, které popisují jednotlivé smyčky. Tato funkce je uvedena ve výrazu. Schéma navržené z minimalizované funkce je uvedeno na obr.. Realizace logické funkce pomocí multiplexeru Realizovat logickou funkci můžeme pomocí multiplexeru pouze tehdy, když má multiplexer počet řídicích vstupů minimálně N-, kde N je počet vstupních proměnných logické funkce. Protože v příkladu realizujeme funkci o čtyřech proměnných, vystačíme s multiplexerem se třemi řídicími vstupy. Jako multiplexer můžeme použít integrovaný obvod ALS (v Xilinx WebPack M8_E). Jeho schematická značka je zobrazena na obr.. Funkce multiplexeru je taková, že multiplexer přenáší informaci ze zvoleného vstupu 0 až na výstup Q. Vstup, ze kterého je informace převáděna na výstup, je vybrán adresou binárním číslem na vstupech C, B, A, přičemž vstup C má největší váhu. Číslo zvoleného vstupu odpovídá binárnímu číslu přivedenému na vstupy C, B, A. Pro přenos informace ze vstupu na výstup musí být na vstupu S logická úroveň L. Při logické úrovni na vstupu S je na výstupu Q logická úroveň L. 0 9 ALS 0 MX A B C S Obr. : Schematická značka multiplexeru ALS Realizaci logické funkce provádíme tak, že tři vstupní proměnné d, c, b přivedeme na vstupy multiplexeru C, B, A. Nyní je převedena informace ze vstupu 0 na výstup multiplexeru Q pro kombinaci vstupních proměnných b = L, c = L a d = L, což odpovídá stavovému řádku s indexem 0 a v pravdivostní tabulce. Na tento vstup 0 připojíme vstupní proměnnou a, protože se výstupní proměnná y mění podle vstupní proměnné a ( y a ). Dále mohou nastat další případy. Případ, kdy výstupní hodnota je negací vstupní proměnné a ( y a ) pro určité dva stavové řádky pravdivostní tabulky, řešíme tak, že na příslušný vstup multiplexeru připojíme vstupní proměnnou a. Dále můžou nastat dva případy, kdy se výstupní hodnota y pro určité dva stavové řádky nemění. Pak připojíme příslušný vstup multiplexeru na logickou úroveň nebo L, podle toho, jaké logické úrovně nabývá výstupní proměnná y pro dané stavové řádky. Příklad realizace logické funkce zadané v tab. pomocí multiplexeru je nakreslena na obr..

0 A 0 B 9 C S ALS MX Q y Obr. : Realizace logické funkce s použitím multiplexeru

Protokol jméno: skupina: Zadaná fce: Pravdivostní tabulka: Index Výstup Y 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 8 0 0 0 9 0 0 0 0 0 0 0 0 0 0 Karnaughova mapa: Minimalizovaná fce: y =