PLL. Filtr smyčky (analogový) Dělič kmitočtu 1:N

Rozměr: px

Začít zobrazení ze stránky:

Download "PLL. Filtr smyčky (analogový) Dělič kmitočtu 1:N"

František Bureš
před 7 lety
Počet zobrazení:

1 PLL Fázový deekor Filr smyčky (analogový) Napěím řízený osciláor F g Dělič kmioču 1:N Číače s velkým modulem V současné době k návrhu samoného číače přisupujeme jen ve výjimečných případech. Daleko časěni využíváme inegrované číače nebo knihovny číačů s modulem 10, 16, 100 nebo 256 při realizaci obvodu pomocí programovaelného pole pokud přímo nepoužijeme zápis návrhu číače Dekodér modulu M Sav M-2 M-1 M n Hodiny Číač Obr..1 Asynchronní nulování číače pomocí dekodéru zvolené hodnoy v někerém jazyce HDL. V případě, že pořebuje realizova číač s pevným modulem odlišným od obvyklých modulů nebo pořebujeme použí číač, ve funkci děliče kmioču pro realizaci smyčky fázového závěsu, s proměnným modulem M, zůsává oázkou jak k omu využí sávající i plh - NUL dosupné číače. K realizaci používáme číač, kerý má modul věší než je námi požadovaná hodnoa. U akového číače poom provedeme jedno z j phl - následujících nebo modifikovaných zkrácení cyklu. Zkrácení cyklu nulováním - asynchronní řešení Obr..2 plh dek plh dek

2 Na obr..1 je zobrazeno řešení, keré využívá okamžiku, kdy číač dosáhne požadovaného modulu M (čísla M) a je asynchronně vynulován výsupem logického kombinačního obvodu, kerý dekóduje (indikuje) číslo M. Na obr..2 je zobrazen časový diagram asynchronní zpěné vazby, kde doba rvání přechodného děje je dána NUL = plhdek + max( phl ) a doba rvání nulování = phldek + min( phl ) NUL a jsou velmi kráké, řádu jednoek až desíek ns. Při nízkém opakovacím kmioču je éměř přivedeného na vsup. Pohledem do kaalogu snadno zjisíme, že časy nelze na osciloskopu sledova, což zhoršuje údržbu a opravy. Mění se s eploou, napěím, sárnuím a kapaciní záěží. Španě nasavená sonda osciloskopu je může výrazně zkresli. Pro správnou činnos asynchronního nulování číače musí plai, aby >min, kde min je minimální délka impulzu nulovaní sanovená výrobcem. Tao nerovnos musí bý splněna i pro nejrychleji se nulující obvod. Problémem se ak může sá výměna vadného obvodu za obvod nový, kerý bývá časo rychlejší. Vzah >min bývá pro růžné obvody splněn jen ak ak, což časo vede konsrukéry k prodloužení impulzu nulování pomocí obvodu, monosabilního obvodu ad. Zkrácení cyklu nulováním - synchronní řešení Při omo řešení, keré je zobrazeno na obr..3, zavedeme výsupy číače do dekodéru požadovaného modulu zmenšeného o hodnou 2. Výsup dekodéru je přiveden na vsup paměťového členu D, jehož Dekodér modulu M-2 Sav M-3 M D 1 Číač n D Hodiny Obr..3 Synchronní nulování číače pomocí dekodéru zvolené hodnoy výsup je propojen s vsupem nulovaní číače. Jak vyplývá z časových průběhů je při dosažení hodnoy M-1 po celou periodu číač nulován. Vzhledem k omu, že se nachází v asynchronním režimu nereaguje na následující akivní hranu hodinového signálu a servává ješě jednu periodu ve savu 0. Uvedená dvě základní zapojení pro zkrácení cyklu lze modifikova využiím nasavovacího vsupu a nenulové počáeční hodnoy, směrem číání i způsobem vlasního nulování nebo přednasavení. Mezní kmioče číačů závisí na ypu logických členů použiých k realizaci číačů, na způsobu jeho zapojení a případně i na jeho kódování. Jesliže označíme p dobu přenosu z hodinového vsupu na výsup při synchronním řízení klopného obvodu, pd dobu zpoždění signálu logickými členy a seup dobu předsihu usálených hodno na budících vsupech paměťových členů, poom pro jednolivé způsoby zapojení číačů můžeme psá Tmin p + 2. pd + seup (.1) pro synchronní číač s paralelními dvousupňovými funkcemi buzení vsupů paměťových členů,

3 Tmin p + ( n 1 ). pd + seup, (.2) pro synchronní číač se sériovými funkcemi buzení vsupů paměťových členů a Tmin n. p + 2. pd + seup (.3) pro asynchronní číač s posupnou vorbou synchronizačních signálů j u všech paměťových členů a s dvousupňovými funkcemi buzení vsupů paměťových členů, kde n je poče paměťových členů. Pokud využíváme asynchronní zkrácení cyklu, uplaňují se ješě zpoždění signálu v dekodéru modulu a zpoždění přenosu ze vsupu asynchronního řízení na výsup číače obr..2. Kromě popsaných časů, keré ke správné činnosi číače je nuno dodrže, je řeba pamaova na zpoždění způsobená rozvodem signálů pomocí plošného spoje, zvlášě při vysokých hodinových kmiočech. Z ohoo důvodu by měl bý hodinový signál od svého M=délka inervalu zdroje rozveden ak, aby dosáhl ke všem čásem obvodu ve sejnou dobu. V prakických aplikacích se číače nejčasěji ne ano používají k číání, dělení kmioču, generování Generuj M=M-1 funkcí a jako základní součás řadičů. Z aplikací, kde využíváme funkci číání, připomeňme ne měření neznámého kmioču po definovanou M=0 dobu a měření doby periody číáním ano definovaného kmioču. Z dalších aplikací připomeňme využií číače k adresování nebo ke Obr..4 Číslicové generování časového generování inervalu, jehož vývojový diagram je inervalu zobrazen na obr..4. Hlavní výhodou ohoo řešení, keré se časo používá v mikroprocesorové echnice při programovém nebo obvodovém (časovačem) řešení, je přesnos generovaného inervalu určená sabiliou hodinového signálu. Ve funkci dělení kmioču se s číači nejčasěji sekáváme ve fázových závěsech (kmiočových syneizáorech), kde kmioče osciláoru je dělen pevnou nebo programovaelnou hodnoou (přivedenou na vsupy přednasavení) a poom do fázového deekoru k porovnání s referenčním kmiočem. Generáory číslicových funkcí mohou generova obdélníkový průběh s různou řídou (změnou modulu číače), rojúhelníkový a lichoběžníkový průběh (po dosažení maximální a minimální hodnoy číače je obrácen směr číání) a piloviý průběh (po dosažení maximální hodnoy je číač vynulován nebo nasaven). Ve spojení číače s paměí nebo ALJ (arimeicko-logickou jednokou) může bý generován libovolný průběh. Časo bývá sav číače dekódován za účelem vyvoření řídicích signálů.

4 Fázový deekor Ve smyčce fázového závěsu může bý použio několik ypů fázových komparáorů. Mezi nejjednodušší paří obvod EX-O. Jedná se o logický obvod, kerý indikuje logickou jedničkou neshodu mezi oběma vsupními signály, jak vyplývá z obr.f.1. Na obrázku je éž zobrazen průběh sřední hodnoy výsupního napěí v závislosi na fázovém posunu signálů Fin a Fref. Jesliže není vsupní signál nebo je na vsupu pouze šum, má komparáor na výsupu po průchodu analogovým filrem sřední hodnou rovnou V/2. Oblas zachycení se musí pohybova v inervalu 0 až π a VO by měl pro V/2 generova očekávanou frekvenci. Mezi hlavní výhodu ohoo komparáoru paří jeho jednoduchos a mezi hlavní nevýhodu možnos úzkého rozsahu zachycení a možnos chybného zavěšení (Fin je různé od Fref). Obvod nebude vhodný pro fázové závěsy s velkým přeladěním. Druhou skupinu voří fázové komparáory založené na paměťových členech, keré reagují na = E() 0 opimum pro zavěšení π 2π Obr.F.1 Fázový komparáor, časové průběhy, výsupní funkce vzesupnou nebo sesupnou hranu vsupního a referenčního signálu. Prvním akovým komparáorem Obr.F.2 Fázový komparáor s obvodem maser-slave a jeho chování E() je obvod z obr.f.2, kerý vychází z vniřní srukury obvodu 2π π 0 π 2π maser-slave. Podrobnou analýzou ohoo asynchronního sekvenčního obvodu popsanou v [1], bychom zjisili, že obvod reaguje na sesupnou hranu signálu na vsupu Fref přechodem výsupu do log.0 a na sesupnou hranu na vsupu Fin do log.1. V důsledku oho bude sřední hodnoa na výsupu obvodu vyváře lineární funkci v rozsahu fázového posunu mezi signály Fref a Fin od -π do π. Obvod bude vykazova lepší Obr.F.3 Sřední hodnoa na výsupu komparáoru z obr.f.2 vlasnosi a nebude u něj hrozi akové nebezpečí falešného zavěšení i v případě, že oba kmiočy nebudou po zapnuí zcela shodné. Obdobným obvodem je fázový komparáor založený na čyřech paměťových členech S obr.f.4, kerý je inegrován v obvodu fázového závěsu Analýzou ohoo asynchronního

5 Obr.F.4 Fázový komparáor se čyřmi paměťovými členy S sekvenčního obvodu bychom zjisili, že obvod reaguje na sesupné hrany signálů Fref a Fin. Pokud předchází sesupná hrana Fref před Fin, pak na uo dobu E() přechází výsup do logické nuly a v opačné případě přechází na dobu časového rozdílu obou hran výsup do logické nuly. Pokud jsou oběma výsupy řízeny spínací ranzisory zdrojů proudu obr.f.6, pak sřední hodnoa na výsupní kapaciě bude lineárně závislá od fázového posunu - 2π do 2π obr.f.5. Posledním komparáorem, kerý zajisí zavěšení VO (pokud je o vůbec možné) na vsupní signál Fin 2π π 0 π 2π je obvod z obr.f.6 (nebo obvod z obr.f.5 doplněný výsupním Obr.F.5 Výsupní charakerisika obvodem s proudovými zdroji). Teno obvod má obdobné obvodu z obr.f.4 chování jako předcházející obvod s ím rozdílem, že pro velké rozdíly mezi kmiočy porovnávaných signálů zůsává příslušný výsupní v log.0 až do příchodu sesupné hrany druhého signálu. Sřední hodnoa výsupu pak pro výrazný kmiočový rozdíl zůsane na spodní nebo horní hranici výsupního napěí. K falešnému zavěšení dojí nemůže, pouze se VO dosane na svoji spodní nebo horní kmiočovou mez.

6 MKO I 0 I 0 MKO Obr.F.6 Fázový deekor s inegrací

Podobné dokumenty

Pasivní tvarovací obvody RC

Pasivní tvarovací obvody RC Sřední průmyslová škola elekroechnická Pardubice CVIČENÍ Z ELEKTRONIKY Pasivní varovací obvody RC Příjmení : Česák Číslo úlohy : 3 Jméno : Per Daum zadání : 7.0.97 Školní rok : 997/98 Daum odevzdání :