Roč. 69 (013) Číslo 3 M. Štork: Teorie a vlastosti sytezátoru rekvece... 1 TEORIE A VLASTOSTI SYTEZÁTORU FREKVECE ZALOŽEÉHO A PRICIPU ZPĚTOVAZEBÍ SČÍTAČKY Pro. Ig. Mila Štork, CSc. Katedra aplikovaé elektroiky a telekomuikací; Fakulta elektrotechická, Západočeská uiverzita v Plzi, stork@kae.zcu.cz Abstrakt Sytezátor rekvece založeý a pricipu zpětovazebí sčítačky Flyig adder, je relativě ový pricip vytvářeí zlomkové rekvece z reerečí rekvece. Hlaví výhodou je to, že se celý systém skládá pouze z číslicových obvodů. Další výhodou je rychlá odezva sytezátoru. a druhé straě, teto sytezátor geeruje pouze průměrou žádaou rekveci, která eí spektrálě čistá. Přesto však byl od svého vyálezu (kolem roku 000) teto sytezátor již použit v řadě aplikací. V tomto čláku jsou uvedey základí iormace o vlastostech tohoto sytezátoru včetě výsledků simulace a realizace. Klíčová slova: Přímá digitálí sytéza, sytezátor se zlomkovým kmitočtem, zpětovazebí sčítačka, ázový závěs, sigma-delta, průměrá rekvece Abstract Flyig-Adder requecy sythesis architecture is a comparatively ew techique o geeratig ractioal requecy derived rom the reerece requecy. The irst advatage is that the system cosists o pure digital circuits. The secod advatage is a ast respose. O the other had, this sythesizer geerates a desired average requecy, which is ot spectrally pure. Sice its ivetio (aroud year 000), it has bee utilized i may commercial products. The basic iormatio cocerig the properties o the system, the simulatio ad implemetatio results are preseted i this paper. Keywords: Direct digital sythesis, ractioal sythesizer, lyig adder, phase locked loop, sigma delta, time-average-requecy 1 Úvod Sytezátor rekvece je obvod, který a základě jedé (ebo ěkolika) kostatích, reerečích rekvecí vytváří sigál s požadovaou rekvecí. Vytvořeí rekvece, která je celistvým ásobkem, ebo podílem reerečí rekvece je poměrě jedoduché složitější je to v opačém případě, kdy se jedá o takzvaý sytezátor se zlomkovou rekvecí. V současé době se pro tyto účely ejčastěji používají sytezátory a pricipu ázového závěsu PLL (Phase Locked Loop) [1, ] ebo přímé digitálí sytézy DDS (Direct Digital Sythesis) [3, 4]. V tomto příspěvku je popsá sytezátor rekvece založeý a pricipu zpětovazebí sčítačky (Flyig Adder), ěkdy též azývaý jako přímá digitálí sytéza periody (Direct Digital Period Sythesizer) ebo jako převodík čísla a rekveci (Digital-to-Frequecy Coverter). Teto sytezátor pracuje a ovém pricipu, který vyalezl Limig Xiu kolem roku 000 [5-15] a ěkteré teoretické rozbory tohoto systému jsou apříklad až z r. 010 [16-0]. Hlaví výhodou je to, že sytezátor je založe výhradě a číslicových obvodech a lze jej proto jedoduše vyrobit ve ormě číslicového itegrovaého obvodu, případě realizovat mikrokotrolérem ebo programovatelým logickým obvodem. Další výhodou je rychlé přelaďováí sytezátoru ve velkém rozsahu a to, že maximálí výstupí rekvece je -krát vyšší ež vstupí reerečí rekvece -ázového geerátoru. evýhodou jsou aopak rušivé spektrálí čáry, které u tohoto sytezátoru vzikají v důsledku rozdílých délek výstupích period. Teto obvod se proto používá tam, kde eí cílem vysoká spektrálí čistota rekvece výstupího sigálu, ale tam kde jde o dodržeí průměrého počtu pulzů za jedotku času, tj. průměrá rekvece [6]. Detailí matematický rozbor lze alézt apř. v [16-18]. Blokové schéma sytezátoru je a obr. 1. Sytezátor se skládá z -ázového geerátoru reerečího sigálu o rekveci se střídou 50 % a ázovým posuvem mezi ázemi π/, multiplexeru MUX, sčítačky, registru, redukce, redukující počet bitů z registru a rozsah adresy multiplexeru o počtu bitů r (vezme se r ejvyšších bitů z ) a klopého obvodu typu D, který je zapoje jako dělička rekvece. a sčítačku se přivádí vstupí číslo, výstupem je sigál z multiplexeru o rekveci MUX, případě sigál z klopého obvodu D o rekveci (rekvece = MUX /). Obr. 1. ázový geer Vstupí číslo r MUX Redukce Registr Sčítačka D mt () Q Q MUX Blokové schéma sytezátoru založeého a pricipu, skládajícího se z: -ázového geerátoru hodiového sigálu o rekveci, multiplexeru MUX, sčítačky, registru, redukce redukující počet bitů a počet bitů r a klopého obvodu typu D. a sčítačku se přivádí vstupí číslo. Sčítačka a registr u tohoto typu sytezátoru připomíají sice obvod přímé digitálí sytézy rekvece DDS (Direct Digital Sythesis), je zde však podstatý rozdíl v tom, že a registr je v případě obvodu DDS přivede hodiový sigál z exterího zdroje, zatímco v případě obvodu je to zpětovazebí sigál z výstupu multiplexeru. Důležitou úlohu u tohoto sytezátoru hraje -ázový geerátor, u kterého bývá počet ází obvykle biárí mociou, tedy apř. 8, 16, 3 atd.
M. Štork: Teorie a vlastosti sytezátoru rekvece... Roč. 69 (013) Číslo 3 V tomto čláku je pro výpočty, simulace a realizaci sytezátoru použit 8-ázový geerátor. a obr. jsou zázorěy časové průběhy a výstupu 8-ázového geerátoru ozačeé jako S 7 až S 0. Průběhy lze považovat za 8-bitová biárí čísla a v horí části obrázku jsou hexadecimálí kódy, odpovídající okamžitým hodotám průběhů (čárkovaá svislice). Průběh S Y je odvoze tak, že se a každé ástupí hraě průběhů S 7 až S 0 geeruje pulz. Z obr. je vidět, že výstupí rekvece pulzů S Y je 8-krát vyšší ež rekvece geerátoru. 0 4 8 0 ] (modulo 3) a posloupost čísel v registru R r = [0 1 3 4 5 6 7 0 ] tj. (modulo 8). Pro tuto posloupost (ladící číslo = 4) je výstupí rekvece sytezátoru MUX ejvyšší a je dáa časovou vzdáleostí mezi ástupími hraami -ázového geerátoru, tedy miimálí perioda T T MI = =. (1) Z (1) pak vyplývá maximálí rekvece a výstupu multiplexeru 1 MUX _ MAX = =. () Pokud aopak a sytezátor přivedeme ladící číslo = 0, bude obsah registru stále stejý a také multiplexer bude stále přeput a jede ze sigálů -ázového geerátoru a výstupí rekvece a výstupu multiplexeru bude, což bude ejižší rekvece a výstupu sytezátoru. Obr.. Časové průběhy a výstupu 8 ázového geerátoru. V horí části jsou hexadecimálí čísla odpovídající okamžité hodotě průběhů (v pořadí od S 7 do S 0) [F0 E1 C3 87 0F 1E 3C 78]. Jedotlivé průběhy jsou posuuté o. V dolí části je průběh S y. Jsou to pulzy geerovaé a ástupích hraách průběhů S 0 až S 7. Tab. 1. Pořadové číslo k, obsah registru R, obsah ejvyšších bitů R r a dekadická hodota R r, pro =5, =5, r=3. k R R r R r dek 1 00000 000 0 00101 001 1 3 01010 010 4 01111 011 3 5 10100 101 5 << 6 11001 110 6 7 11110 111 7 8 00011 000 0 9 01000 010 << 10 01101 011 3 11 10010 100 4 1 10111 101 5 13 11100 111 7 << Obr. 3. Detail časových průběhů z obr., pro odvozeí poslouposti výstupích pulzů a rekvece sytezátoru. Odvozeí základích vlastostí a rekvece sytezátoru Pro odvozeí základích vlastostí a výstupí rekvece sytezátoru je použit obr. 3, což je detail z obr.. Do obr. 3 jsou přidáy body a), b) a c). Při odvozeí bude dále uvažová 8-ázový geerátor ( = 8), 5-bitový registr ( = 5), jeho obsah R a redukce 5-bitového registru a 3 ejvyšší bity (r = 3), jeho obsah R r. Předpokládejme, že a začátku je obsah registru R = 0, tj. také R r = 0 a multiplexer je přeput tak, že a jeho výstupu je sigál S 0 (bod a) v obr. 3). Pokud požadujeme po ástupí hraě sigálu S 0 přechod a sigál S 1 (do bodu b) a obr. 3), je uto, aby 3 ejvyšší redukovaé bity měly hodotu [001]. To je možé pouze za předpokladu, že vstupí ladící číslo sytezátoru bude = 4. Po ástupí hraě sigálu S 1 se multiplexer přepe tak, že a jeho výstupu je sigál S atd. Tomu odpovídá posloupost čísel v registru R = [0 4 8 1 16 Příklad pro ladící číslo = 5 je v tab. 1. Z tabulky je vidět, že vždy po 3 přičteích, kdy se číslo R r pravidelě zvyšuje o 1, astae přeskok o (v tab. 1 je to vyzačeo šipkami u dekadické hodoty). Pro periodu výstupích pulzů to zameá, že tam, kde u R r dojde k posuu o 1, je výstupí vzdáleost pulzů o časový úsek. Tam, kde dojde k posuu o, je vzdáleost pulzů. Periodicky se tedy opakuje posloupost 4 pulzů, které jsou časově vzdáleé [ ], celkem tedy 5. Z těchto údajů lze vypočítat průměrou periodu T AV dle vztahu (3) délka _ poslouposti 5 TAV = = = 1.5 (3) počet _ pulzů 4 a průměrou rekveci AV = počet _ pulzů 1 4 0.8 délka _ poslouposti = 5 =. (4) Časové rozložeí pulzů, které sytezátor geeruje a výstupu multiplexeru pro předchozí příklad (pro hodotu =1, tedy pro = 8) je zázorěo a obr. 4. Zde je též vyzačea délka poslouposti pulzů T P, která se periodicky opakuje. Podobě by bylo možo postupovat pro jié hodoty ladících čísel, jiý počet bitů registru a počet adresových bitů multiplexeru.
Roč. 69 (013) Číslo 3 M. Štork: Teorie a vlastosti sytezátoru rekvece... 3 Je to z toho důvodu, že při malé hodotě se po přičteí ezměí redukovaé číslo, tedy ai adresa multiplexeru a čeká se celou délku periody a další ástupí hrau a tedy přičteí. Obvykle se tedy pro sytezátory tohoto typu volí hodoty takové, aby astala změa stavu multiplexeru po každém přičteí, tj. pro případ sytezátoru s parametry = 5 a r = 3 hodota 4 (obecě tedy -r ). a obr. 5 je příklad výstupí poslouposti pro =3. Obr. 4. Časové rozložeí pulzů a výstupu multiplexeru pro = 5 s vyzačeím délky poslouposti, která se periodicky opakuje. Tab.. Ladící číslo, jedotlivé periody T i a průměrá perioda T AW pro = 5, r = 3 a = 1, tj. = 1/8. T i T AV 0 8 8 1 8, 8, 8, 1 6,5 8, 1 4,5 3 8, 1, 1, 1,75 4 1 1 5, 1, 1, 1 1,5 6, 1 1,5 7,,, 1 1,75 8 9 3,,,,5 10 3,,5 11 3, 3, 3,,75 1 3 3 13 4, 3, 3, 3 3,5 14 4, 3 3,5 15 4, 4, 4, 3 3,75 16 4 4 17 5, 4, 4, 4 4,5 18 5, 4 4,5 19 5, 5, 5, 4 4,75 0 5 5 1 6, 5, 5, 5 5,5 6, 5 5,5 3 6, 6, 6, 5 5,75 4 6 6 5 7, 6, 6, 6 6,5 6 7, 6 6,5 7 7, 7, 7, 6 6,75 8 7 7 9 8, 7, 7, 7 7,5 30 8, 7 7,5 31 8, 8, 8, 7 7,75 V tab. jsou uvedey výstupí poslouposti T i a průměré periody T AV v závislosti a pro sytezátor s = 5, r = 3 a = 1, tj. = 1/8. apř. pro = 5 se výstupí posloupost skládá ze 4 pulzů [ 1 1 1], přičemž 3 pulzy jsou mezi sebou vzdáleé 1 časovou jedotku a posledí pulz je vzdále od předchozího časové jedotky (obr. 4). Průměrá perioda je tedy T AW = 5/4 = 1,5. Je třeba si však všimout výstupích posloupostí pro ladící čísla =1 až 3. Pro tyto hodoty jsou délky výstupích period začě rozdílé (8 a 1), zatímco pro = 4 až 31 se výstupí periody liší pouze o 1. Obr. 5. Časové rozložeí pulzů a výstupu multiplexeru pro = 3 s vyzačeím délky poslouposti. Obr. 6. Obr. 7. Závislost průměré výstupí rekvece = MUX/ a vstupím čísle pro sytezátor s parametry = 5, r = 3 a = 1/8. Závislost průměré výstupí periody a vstupím čísle pro sytezátor s parametry = 5, r = 3 a = 1/8. Obecý vztah pro průměrou výstupí rekveci a výstupu multiplexeru MUX sytezátoru je dá vztahem (5): r MUX = pro 0 r ( 1) (5) r MUX = pro <
4 M. Štork: Teorie a vlastosti sytezátoru rekvece... Roč. 69 (013) Číslo 3 kde je počet bitů registru, r je redukovaý počet bitů (počet adresových vstupů multiplexeru), je rekvece -ázového geerátoru (přičemž se předpokládá, že r =, kde je počet ází geerátoru, tj. počet datových vstupů multiplexeru) a je ladící číslo. Je uto pozameat, že průměrá rekvece a výstupu klopého obvodu D je = 0.5. (6) a obr. 6 je zázorěa ukčí závislost průměré výstupí rekvece a vstupím ladícím čísle. a obr. 7 je zobrazea závislost průměré periody a. Ze vztahu (5) lze také odvodit miimálí přírůstek periody dt_mi pro obecé parametry sytezátoru a : MUX + 1 1 1 dt _ mi = T =. (7) Pro příklad uvedeý v tab., tj. = 5, = 1/8 vychází miimálí přírůstek periody 0,5. a tomto místě je uto popsat, co je míěo průměrou rekvecí (periodou). Z tab. vyplývá, že posloupost výstupích pulzů pro 4 je sestavea (mimo ěkolika hodot, kdy jsou periody pulzů stejé, apř. pro =[4, 8, 1, 16 atd.]) z pulzů, jejichž perioda se liší o 1 hodotu. Periody tedy ejsou stejé a průměrá rekvece je dáa počtem pulzů za jedotku času (Měří tak apř. měřič rekvece, kde se a 1 sec otevře vstup do čítače a je jedo, zda pulzy přijdou rovoměrě ebo erovoměrě rozděleé). Průměrá rekvece je však přesě dáa vztahem (5) a tedy i přes rozdílé hodoty period je počet pulzů za jedotku času u tohoto sytezátoru přesě urče vztahem (5). 3 Teoretické odvozeí poslouposti výstupích pulzů sytezátoru Miimálí délka periody pro hodotu -r je dáa vztahem =, (8) T1 ix r kde ukce ix(.) zameá zaokrouhleí a ejbližší celočíselou hodotu směrem k ule, apř. ix(4,9/)=. Maximálí délka periody T může být pouze o 1 delší (v dalším se předpokládá = 1), tedy T = T1+ 1 (9) Počet kratších period délky T 1, který je ozače jako a, delších T jako b, musí vyhovovat vztahu (10) 1 1 1 ( ) at + bt = at + b T + 1 =. (10) Dále platí, že součet počtu period (a+b) je dá vztahem Úpravou rovic (8) až (11) vyjde r a+ b=. (11) r b = ix r (1) a = r b T1 apříklad pro = 3, = 5, r = 3 vyjde b = 3-ix(3/4) 4 = 3-5 4 = 3; a = 4-3 = 1. Výsledek říká, že pro =3 bude periodická posloupost sestavea z jedé kratší periody délky 5 a tří delších period délky 6. Průměrá perioda vyjde T AV = (1 5 + 3 6)/(1+3) = 5,75. Pro =66, =8, r=3 vyjde b = 66 - ix(66/3) 3 = 66-64 =, T 1 = ix(66/3) =, tj. T =3; a = 3- = 30, tj. posloupost 30 period délky a periody délky 3 jsou celková perioda 30 + 3 = 66 a průměrá perioda 66/3 =,065, což souhlasí s periodou vypočteou jako převráceá hodota dle (5), kam se dosadí = 66, = 8 a =1/8. Délka vypočteé poslouposti však eí správá, protože je ve skutečosti polovičí, tj. 15 period délky a 1 perioda délky 3. Proto je uto počty pulzů a, b upravit a iálí počty pulzů dle vztahu (13) a b a = 1, b1 gcd( a, b) = gcd( a, b), (13) kde ukce gcd(a,b) počítá ejvětší společý dělitel čísel a, b. Výstupí periodická posloupost je dáa počtem pulzů dle vztahu (14) T = a + b. (14) P 1 1 Posloupost pulzů a 1 a b 1 se však rozdělí do skupi, obsahujících určitý počet pulzů kratší periody a delší periody dle pokud b1 = 0 g1 = 1 pokud a1 = 1ebo b1 = 1 max( a, b ) g = = max( a, b ) 1 1 1 1 1 mi( a1, b1) pokud a1 1i b1 1 max( a1, b1) g1 = ix, g = g1+ 1 mi( a1, b1) (15) Pro rozděleí do skupi je a závěr uto vyřešit lieárí dioatickou rovici, tj. alézt celá kladá čísla vyhovující xg + yg = max( a, b ) x, y > 0. (16) 1 1 1 Př.: Pro = 35, r = 3, = 8 a clk = 1/8 vychází: T 1 = ix(35/3) = 1; T = T 1 +1; b = 35-ix(35/3) 3 =35-3= 3 a=3-3=9; gcd(9,3)=1; a 1 =9; b 1 =3. T P = 3 se skládá z 9 pulzů T 1 a 3 pulzů T. Z (15) vyjde g 1 =9 a g =10, a protože T 1 = 9, je třeba řešit dioatickou rovici xg1+ yg = 9x + 10y = 9 x, y > 0. Řešeím této rovice je x = 1; y =, tj. 9 pulzů, jejichž perioda je T 1, je rozdělea a 3 skupiy 9; 10 a 10, mezi imiž jsou vložey 3 pulzy o periodě T. Výsledek je zázorě a obr. 8. V dolí části je zobraze sigál z výstupu klopého obvodu D. a obr. 9 jsou zobrazey sigály pro stejé parametry jako v předchozím případě, ale jde o kopii obrazovky osciloskopu, tedy pro realizovaý sytezátor. Z obr. 8 a obr. 9 je zřejmé, že se shodují výsledky získaé teoretickým rozborem sytezátoru, výsledky simulace a výsledky získaé kostrukcí sytezátoru.
Roč. 69 (013) Číslo 3 M. Štork: Teorie a vlastosti sytezátoru rekvece... 5 Obr. 8. Rozděleí pulzů a výstupu sytezátoru pro = 35 a parametry = 8, r = 3 a = 1/8. 9 pulzů s kratší periodou je rozděleo a skupiy s celkovou délkou dílčích period 10; 10 a 9. Mezi tyto skupiy jsou vložey 3 pulzy s delší periodou. V dolí části je zobraze sigál a výstupu klopého obvodu D. úroveň H, tj. [80 40 0 10 08 04 0 01]. Dále bylo použito 8-bitového akumulátoru s rozsahem ladících čísel 0 55, tj. parametry sytezátoru byly = 8, r = 3 ( = r = 8). Dosazeím do (1) vychází pro = 0 miimálí rekvece MUX = = 1 khz a maximálí rekvece pro = -r = 3 je MUX = r = = 8 khz. Výsledá měřeí průměré rekvece čítačem a výstupu multiplexeru MUX přesě odpovídala teoretickým hodotám vypočteým ze vztahu (1). Příklad výstupího sigálu byl uvede již a obr. 9. a obr. 10 je příklad výstupího sigálu sytezátoru pro hexadecimálí ladící číslo = 35, odpovídající průměrá rekvece je 7,31 khz a výstupu multiplexeru a 3,657 khz a výstupu klopého obvodu D. V dolí části obr. 10 je rekvečí spektrum sigálu z výstupu klopého obvodu D. a obr. 11 jsou výstupí sigály pro sytezátor se stejými parametry, ale s ladícím číslem = 3, tj. a výstupu je ejvyšší rekvece (8 khz) a všechy pulzy jsou rovoměrě rozděleé. U obr. 10 a obr. 11 odpovídá jedomu dílku a svislé ose 10 db (měřítko pro spektrum) [1-]. Obr. 9. Rozděleí pulzů a výstupu realizovaého sytezátoru pro = 35 a parametry = 8, r = 3 a = 1 khz. Jsou ozačey 3 skupiy pulzů s kratší periodou, mezi imiž jsou vložeé pulzy s delší periodou. V dolí části je zobraze sigál a výstupu klopého obvodu D. Je však třeba uvést ještě další komplikovaější příklad. Pro =73, r=3, =8 vychází: T 1 = ix(73/3) = ; T = T 1 +1; b = 73-64 = 9; a = 3-9 = 3; gcd(9,3) = 1; a 1 = 3; b 1 = 9;. T P = 3 se skládá z 3 period T 1 a 9 period T. Z (15) vyjde g 1 = a g = 3 a je třeba řešit dioatickou rovici xg1+ yg = x + 3y = 3 x, y > 0. Existuje však ěkolik řešeí této rovice: a) x=10; y=1; b) x=7; y=3; c) x=4; y=5; Správé řešeí je to, pro které platí x + y = mi. (17) Správým výsledkem je řešeí c). Výsledá posloupost musí obsahovat 4 čley T 1, 5 čleů 3T 1 a 9 čleů T v pořadí: T ;3T 1 ;T ;T 1 ;T ;3T 1 ;T ;T 1 ;T ;3T 1 ;T ;T 1 ;T ;3T 1 ;T ;T 1 ;T ;3T 1 Z výsledku vyplývá, že řešeí vede a poměrě složité poslouposti už v případě = 8 a složitost samozřejmě roste s rostoucím. 4 Realizace sytezátoru Sytezátor z obr. 1 byl realizová mikrokotrolérem MC9S08QG8 (Freescale). Byl aprogramová 8 ázový geerátor pomocí 8 hexadecimálích čísel, uložeých v paměti [F0 E1 C3 87 0F 1E 3C 78], která se přepíala rekvecí =1 khz a 8-vstupový multiplexer aprogramovaý jako posloupost hexadecimálích čísel, které má vždy je jedu Obr. 10. Rozděleí pulzů a výstupu realizovaého sytezátoru pro = 35 a parametry = 8, r = 3 a = 1 khz. V dolí části je rekvečí spektrum sigálu, tj. sigál a výstupu klopého obvodu D. Obr. 11. Rozděleí pulzů a výstupu realizovaého sytezátoru pro = 3 a parametry = 8, r =3 a = 1 khz. V dolí části je rekvečí spektrum sigálu, tj. sigál a výstupu klopého obvodu D. 5 Úpravy spektrálích vlastostí sytezátoru Spektrálí vlastosti sytezátoru lze jistým způsobem ovlivit přičítáím/odčítáím vhodé poslouposti čísel k vstupímu ladícímu číslu. Blokové schéma úpravy sytezátoru je a obr. 1, dále pak výsledky simulací. a obr. 13 je rekvečí spektrum sytezátoru bez úpravy. a obr. 14
6 M. Štork: Teorie a vlastosti sytezátoru rekvece... Roč. 69 (013) Číslo 3 je rekvečí spektrum v případě, že se použije vhodá áhodá posloupost s ulovou středí hodotou. Z obr. 14 je vidět podstaté zlepšeí spektrálích vlastostí sytezátoru. a vstupu. a obr. 15 je simulace rekvečích spektra s rozprostřeou částí. Vhodou volbou poslouposti se dá dosáhout dalších úprav spektrálích vlastostí [4-6]. Hodiy Redukce Ladící číslo Modulačí ukce d S Registr Součet Obr. 1. Pricip úpravy spektrálích vlastostí sytezátoru přičítáím, odčítáím vhodé poslouposti. Obr. 15. Výsledek simulace rekvečího spektra sytezátoru vhodou poslouposti pro dosažeí rozprostřeí. 6 Kombiace sytezátoru s ázovým závěsem Sytezátor typu lze kombiovat s ázovým závěsem. Cílem je potlačeí rušivých spektrálích čar, které vzikají tím, že výstupí pulzy u základí verze sytezátoru (dle obr. 1) mají pro určité hodoty růzé délky period (tab. ). Jsou však hodoty, kdy výstupí sigál má je jedu periodu, pro = 5, r = 3 (viz tab. ), apř. [0; 4; 8; 1; 16; 8]. Toho je využito u kombiovaého sytezátoru PLL_ dle obr. 16. Vhodou kombiací hodot děliček rekvece k 1 až k 3 a ladícího čísla lze dosáhout požadovaých výstupích rekvecí O [7]. Obr. 13. Výsledek simulace rekvečího spektra sytezátoru bez úpravy vstupího ladícího čísla. k 3 O r k 1 FFD DP _áz_ro RO k Obr. 16. Blokové schéma rekvečího sytezátoru, kde je použita kombiace ázového závěsu a. FFD je rekvečí-ázový detektor, DP je dolí propust, _áz_ro je -ázový apěťově řízeý oscilátor, k 1 až k 3 jsou děličky rekvece, r je reerečí rekvece, RO je rekvece apěťově řízeého oscilátoru, je výstupí rekvece sytezátoru, O je rekvece za děličkou a je ladící číslo. Obr. 14. Výsledek simulace rekvečího spektra sytezátoru po úpravě vstupího ladícího čísla přičítáím/odčítáím vhodé poslouposti s ulovou středí hodotou. Při aplikacích však eí vždy cílem úprava spektrálích vlastostí směrem k úzké spektrálí čáře. Za určitých okolostí se aopak požaduje rozprostřeé spektrum, které výrazé spektrálí čáry emá. Také toho lze dosáhout u prezetovaého sytezátoru přičítáím vhodé poslouposti V sychroizmu musí být rekvece a vstupech FFD stejé: r = RO. (18) k k 1 Použitím vztahu (5) a (18) vyjde po úpravách výstupí rekvece (tj. MUX /) dle (19) 1 k = (19) r k1
Roč. 69 (013) Číslo 3 M. Štork: Teorie a vlastosti sytezátoru rekvece... 7 a po vyděleí rekvece hodotou k 3 je O = / k. (0) O Další typ sytezátoru PLL_ je obr. 17. Je použito stejého pricipu jako v předchozím případě, je však použito ázového závěsu se zlomkovou rekvecí, přičemž se využívá děličky rekvece, jejíž dělící poměr se měí mezi (X a X+1), která je řízea Σ- modulátorem s řídícím číslem Q [8, 9]. 3 jeho výstupy a multiplexer a výstup multiplexeru přes děličku rekvece (s dělícím poměrem D) a druhý vstup ázového detektoru. Výstupem celého sytezátoru je sigál z obvodu, který geeruje pulzy a ástupích hraách -ázového ŘO geerátoru. Ostatí bloky, sčítačka a registr jsou shodé jako u obvodu dle obr. 1. r FFD DP _áz_ro RO X / X + 1 Q Σ Obr. 17. Modiikovaá verze rekvečího sytezátoru, kde je použita kombiace ázového závěsu a. Pricip je stejý jako a obr. 16, ve zpěté vazbě ázového závěsu je však použito řízeé děličky (X a X+1), která je řízea Σ- modulátorem s řídícím číslem Q. Obr. 19. Závislost výstupí rekvece sytezátoru dle obr. 18 s parametry ( = 8, = 5, R = 0,5) a řídícím čísle. Re. V VCO R Fázový detektor Dolí propust MUX D ázový geer. VCO Kombiace ást. hra OUT výstup Vstupí číslo r MUX Dělička rekvece Redukce Registr Sčítačka MUX mt () Obr. 18. Další verze sytezátoru kombiovaého s ázovým závěsem. Re. geerátor reerečí rekvece, Fázový detektor, Dolí propust - dolopropustý iltr (Butterworth), -ázový geerátor VCO - apěťově řízeý oscilátor, Dělička rekvece, Kombiace ástupích hra - kombiačí obvod geerující pulzy a ástupích hraách -ázového oscilátoru VCO. a obr. 18 je blokové schéma další verze kombiovaého sytezátoru [30]. Zdroj reerečí rekvece R je připoje a jede vstup ázového detektoru, výstup je přivede přes dolopropustý iltr a -ázový apěťově řízeý geerátor, Obr. 0. Frekvečí spektrum sytezátoru dle obr. 18 s parametry ( = 8, = 5, R = 0,5) pro řídící číslo = 5. V zasychroizovaém stavu musí platit, že rekvece sigálů a vstupech ázového detektoru musí být stejé, tedy D MUX R =, (1) kde D je číslo, kterým dělí dělička rekvece. Z předchozího vztahu vyplývá, že a výstupu multiplexeru je rekvece MUX = D. () Pro rekveci VCO a -r, -1 je a výstupu multiplexeru rekvece R = D. (3) VCO R Výsledá výstupí rekvece OUT a výstupu kombiačího obvodu, který geeruje pulzy a ástupích hraách -ázového apěťově řízeého oscilátoru, je -krát vyšší ež rekvece VCO dle (3), tj. výstupí rekvece sytezátoru s ázovým závěsem je dáa dle (4)
8 M. Štork: Teorie a vlastosti sytezátoru rekvece... Roč. 69 (013) Číslo 3 r OUT = RD pro <. (4) Při simulaci tohoto sytezátoru bylo použito Butterwortova dolopropustého iltru 5 řádu se zlomovou rekvecí 1,4 Hz, rekvece reerečího oscilátoru byla R = 0,5 Hz, = 5 a r = 3 ( = 8). a obr. 19 je výsledá závislost výstupí rekvece a řídícím čísle. a obr. 0 je spektrum výstupího sigálu pro hexadecimálí ladící číslo = 5. Je uto si uvědomit to, že výstupí sigál je obdélíkový, a proto obsahuje další spektrálí čáry. Výstupí rekvece byla dle (4) OUT =1,5 Hz. a obr. 1 je odezva rekvece a skokovou změu řídícího čísla při použití Butterworthova dolopropustého iltru 5. řádu. Obr. 1. Časová odezva rekvece sytezátoru dle obr. 18 s parametry (=8, =5, R=0,5) a Butterworthovým dolopropustým iltrem 5. řádu a skokovou změu ladícího čísla. Ve všech případech kombiace sytezátoru typu s ázovým závěsem vyplývá, že sice dojde k zlepšeí spektrálích vlastostí, ovšem za ceu zhoršeí dyamiky vlivem použití dolopropustého iltru. 7 Závěr V příspěvku byl provede teoretický rozbor vlastostí rekvečího sytezátoru, pracujícího a pricipu zpětovazebí sčítačky, především odvozeí poslouposti výstupích pulzů. Teoretické závěry byly doplěy simulacemi, dále byl sytezátor realizová a výsledky měřeí a realizovaém vzorku potvrdily správost teorie i simulací. Je třeba pozameat, příspěvek eí ai zdaleka vyčerpávající. Vývoj a další modiikace tohoto sytezátoru se stále objevují v literatuře a je zde stále otevřeá cesta k dalším výzkumům. Poděkováí Teto výzkum byl podporová Evropským regioálím vývojovým cetrem a miisterstvem vzděláváí, mládeže a sportu České republiky a Regioálím iovačím cetrem pro elektrotechiku (RICE), projekt č. CZ.1.05/.1.00/03.0094. Literatura [1] Best, R. E. Phase-Locked Loops: Theory, Desig ad Applicatio, 3 rd ed. ew York, Y: McGraw-Hill, 1997. [] Lee, J., Kim, B. A low-oise ast-lock phase-locked loop with adaptive badwidth cotrol. IEEE Joural o Solid- State Circuits, vol. 35, o. 8, Aug. 000, p. 430 438. [3] Kroupa, V. F. Direct Digital Frequecy Sythesizers. ew York, Y: Wiley-IEEE Press, 1998. [4] Vakka, J., Haloe, K. Direct Digital Sythesizers: Theory, Desig ad Applicatios. ew York, Y: Spriger 006. [5] Mair, H., Xiu, L. A architecture o high-perormace requecy ad phase sythesis. IEEE J. Solid-State Circuits, Jue 000, vol. 36, o. 6, p. 835 846. [6] Xiu, L. The Cocept o Time-Average-Frequecy ad Mathematical Aalysis o Flyig-Adder Frequecy Sythesis Architecture. IEEE Circuits ad Systems Magazie, Sept. 008, p. 7 51. [7] Xiu, L. Some Ope Issues Associated with the ew Type o Compoet: Digital-to-Frequecy Coverter. IEEE Circuits ad Systems Magazie, Sept. 008, p. 90 94. [8] Xiu, L. A Flyig-Adder PLL Techique Eablig ovel Approaches or Video/Graphic Applicatios. IEEE Tras. o Cosumer Electroics, 008, vol. 54, p. 591 599. [9] Xiu, L., Zhihog, Y. A ew Frequecy Sythesis Method Based o Flyig-Adder Architecture. IEEE Tras. Circuits Syst. II, Aalog Digit. Sigal Processig, 003, vol. 50, o. 3, p. 130 134. [10] Xiu, L., You, Z. A Flyig-Adder architecture o requecy ad phase sythesis with scalability. IEEE Tras. o VLSI, Oct. 00, p. 637 649. [11] Xiu, L., You, Z. A ew requecy sythesis method based o Flyig-Adder architecture. IEEE Tras. o Circuits & Systems II, Mar. 003, p. 130 134. [1] Xiu, L., Li, W., Meiers, J., Padakati, R. A ovel All Digital Phase Lock Loop with Sotware Adaptive Filter. IEEE Joural o Solid-State Circuits, vol. 39, o. 3, Mar. 004, p. 476 483. [13] Xiu, L., You, Z. A lyig-adder requecy sythesis architecture o reducig VCO stages. IEEE Tras. o VLSI, vol. 13, o., Feb. 005, p. 01 10. [14] Xiu, L. A lyig-adder o-chip requecy geerator or complex SoC eviromet. IEEE Tras. o Circuits & Systems II, vol. 54, o. 1, Dec. 007, p. 1067 1071. [15] Xiu, L. A lyig-adder PLL techique eablig ovel approaches or video/graphic applicatios. IEEE Tras. o Cosumer Electroics, vol. 54, o., May 008. [16] Sotiriadis, P. Theory o Flyig-Adder Frequecy Sythesizers, Part I: Modelig, Sigals Periods ad Output Average requecy. IEEE Tras. o Circuits ad Systems I, 010, vol. 57, o. 8, p. 1935 1948. [17] Sotiriadis, P. Theory o Flyig-Adder Frequecy Sythesizers, Part II: Time ad Frequecy Domai Properties o the Output Sigal. IEEE Tras. o Circuits ad Systems I, 010, vol. 57, o. 8, p. 1949 1963. [18] Sotiriadis, P. Exact Spectrum ad Time-Domai Output o Flyig-Adder Frequecy Sythesizers. IEEE Tras. o Ultrasoics, Ferroelectrics, ad Frequecy Cotrol, vol. 57, o. 9, Sep. 010, p. 196 1935.
Roč. 69 (013) Číslo 3 M. Štork: Teorie a vlastosti sytezátoru rekvece... 9 [19] Sotiriadis, P. Timig ad Spectral Properties o the Flyig-Adder Frequecy Sythesizers. IEEE It. Frequecy Cotrol Symposium, 009 Joit with the d Europea Frequecy ad Time orum. Digital Object Idetiier: 10.1109/FREQ.009.516893, 009, p. 788 79. [0] Sotiriadis, P. All-digital requecy ad clock sythesis architectures rom a sigals ad systems perspective, curret state ad uture directios. Proc. o 010 IEEE It. Symposium o Circuits ad Systems (ISCAS), Digital Object Idetiier: 10.1109/ISCAS.010.5537938, 010, p. 33 36. [1] Štork, M. Sytezátor rekvece založeý a pricipu zpětovazebí sčítačky. Sdělovací techika, č. 3, 01, s. 5 8. [] Štork, M. Flyig Adder Priciple Frequecy Sythesizer. ELECO 011 7th Iteratioal Coerece o Electrical ad Electroics Egieerig, 1-4 December, Bursa, Turkey, p. 141 144. [3] Chag, H., Hua, H., Liu, S. I. A spread spectrum clock geerator with triagular modulatio, IEEE J. Solid-State Circuits, vol. 38, Apr. 003, p. 673 676. [4] Damphousse, S., Ouici, K., Rizki, A., Malliso, M. All digital spread spectrum clock geerator or EMI reductio. IEEE Joural o Solid-State Circuits, vol. 4, o. 1, Ja. 007, p. 145 150. [5] Sotiriadis, P. Diophatie Frequecy Sythesis or Fast- Hoppig, High-Resolutio Frequecy Sythesizers. IEEE Trasactios o Circuits ad Systems II: Express Bries, vol. 55, o. 4, April 008, p. 374 378. [6] Sotiriadis, P. Spurs suppressio ad determiistic jitter correctio i all-digital requecy sythesizers, curret state ad uture directios. 011 IEEE Iteratioal Symposium o Circuits ad Systems (ISCAS), Digital Object Idetiier: 10.1109/ISCAS.011.593759 Publicatio Year: 011, p. 4 45. [7] H. Mair, L. Xiu. A architecture o high-perormace requecy ad phase sythesis. IEEE J. Solid-State Circuits, vol. 35, o. 6, Jue 000, p. 835 846. [8] Mair, H., Xiu L, ad Fahrebruch, S. A. Precisio requecy ad phase sythesis, U.S. Patet 6 39 850, Dec. 11, 001. [9] Riley, T. A. D., Copelad, M. A., Kwasiewski, T. A. Delta-Sigma modulatio i ractioal- requecy sythesis. IEEE J. Solid-State Circuits, vol. 8, May 1993, p. 553 559. [30] Štork, M. Fractioal Frequecy Sythesizers Based o Flyig Adder Priciple Descriptio ad Simulatios Results. Recet Researches i Circuits, Systems ad Sigal Processig, WSEAS, Coru, ISB: 978-1-61804-017-6, 011, p. 118 13. Dodatek V tomto dodatku je jedoduchý program v jazyce MATLAB pro výpočet a zobrazeí výstupí poslouposti pulzů. Vstupími údaji jsou: Požadovaý počet výstupích pulzů, ladící číslo, počet bitů registru a redukovaý počet bitů, který je použit pro řízeí multiplexeru. Výstupem je časové rozložeí pulzů a výstupu multiplexeru. % Program pro výpočet a zobrazei výstupí poslouposti clear all; close all; % Vstupí údaje %=========== Poc_pulzu=10; % Požadovaý počet pulzů, které se zobrazí =7; % Ladící číslo Pocet_bitu_registru=5; % Počet bitů registru Reduk_pocet_bitu=3; % Redukovaý počet bitů %====Koec vstupích údajů===== Reg=^ Pocet_bitu_registru; Redukce= ^Reduk_pocet_bitu; Pomer_zkrac=Reg/Redukce; i=0:1:poc_pulzu; y=ix(mod(*i,reg)/pomer_zkrac); yy=mod(di(y),redukce); yz=yy==0; yz=redukce*yz; yy=yy+yz; tx=cumsum(yy); %vypocte se cas pulzu tx pulz=oes(1,legth(tx)); igure; stem(tx,0.95*pulz,'liewidth',); grid o; % Koec programu